複数の LT3073 ユニットを並列接続する主な目的は、ノイズ性能と熱分散を最適化しながら出力電流能力を高めることです。
-
出力電流は並列するユニット数（N）にほぼ比例します。例えば、
- 2台並列：最大出力電流6A
- N台並列：理論最大出力電流 ≒ 3A × N（バラスト抵抗の電流損失を考慮する必要があるため、実際の値は若干低くなります）。FPGAやハイパワーRFモジュールなどの大電流負荷要求に対応します。
-
出力ノイズは√N（Nは並列ユニット数）の比率で減少します。例えば、
- 単体ノイズ：1.2μVrms（10Hz～100kHz、CREF=4.7μF）
- 2台並列時：ノイズ ≒ 1.2μVrms/√2 ≒ 0.85μVrms
- 4台並列時：ノイズ ≒ 1.2μVrms/2 = 0.6μVrms。このため、ノイズに敏感なアプリケーション（RF電源、高精度データコンバータなど）に適しています。
1. 並列接続の方法と原理
複数の LT3073 ユニットを並列接続する場合は、ピンの接続規則、電流分担設計、およびPCBレイアウト要件に厳密に従う必要があります。中核となる原理は、バラスト抵抗を介したピン同期 + 電流分担により、複数のデバイスの協調動作を実現することです。
複数の LT3073 の並列接続（画像の出典：ADI ）
具体的な手順は以下のとおりです。
1.1 主要ピンの強制同期接続
複数のデバイス間で出力電圧、基準電圧、および制御ロジックの一貫性を確保するため、以下のピンを直接接続する必要があります。
- INピン： 全ての LT3073 ユニットのINピンは、同一の入力電源に接続され、入力電圧を均一に保ち、入力電圧差による出力電流の不均一を防いでいます。
- OUTピン： 全ての LT3073 ユニットのOUTピンは、全出力端子と同じコモン負荷端子に接続されており、放熱効率を向上させるため、露出パッドはプリント基板の大面積銅層にはんだ付けする必要があります。
- REFピン： LT3073 ユニットのREF端子は全て互いに接続されており、「マルチ基準電圧源平均値」を形成します。これにより単一デバイスの基準電圧偏差を相殺し、出力電圧の一貫性を保証します。
- ENピン： 全てのユニットのENピンを同一のイネーブル信号に接続することで、複数デバイスの同期ON/OFFを保証し、一部のデバイスが先行動作することによる電流アンバランスを回避します。
- BIAS/BIASFピン： 各 LT3073 のBIASFピンは、（安定性要件を満たすため）外付けの2.2μFバイパスコンデンサと並列に接続する必要があり、また全てのBIASピンは同じBIAS電源に接続されます。
1.2 バラスト抵抗設計のポイント
複数のデバイス間の出力インピーダンスの違いによって生じる電流分担の問題を解決するには、各 LT3073 のOUTピンと共通負荷の間にバラスト抵抗を直列に接続する必要があります。コア要件は以下のとおりです。
- 抵抗値の選択： 代表的な値は2mΩで、PCBトレースで実現できます（例えば、銅厚2オンス、幅20milのPCBトレースの場合、1インチあたりの抵抗値は約13.6mΩです。抵抗値を確保するためには、長さを正確に調節する必要があります）。バラスト抵抗の代わりに専用の電流センス抵抗器を使用することもできます。
- 取り付け位置： バラスト抵抗は、「 LT3073 のOUTピン」と「フィードバックSENSEタップ」の間（SENSEピンは負荷に近いバラスト抵抗の端に接続）に設置してください。これにより、出力電圧の精度に影響を与えることなく、フィードバックループがバラスト抵抗の電圧降下を補償できるようになります。
- プロセス要件： はんだによるトレース抵抗の変化や電流分担不良を防ぐため、バラストトレース領域でのはんだ付けは禁止されています。
1.3 VIOCピンの特別な取り扱い（使用する場合）
上流のスイッチングコンバータをVIOCで制御する必要がある場合（入出力ドロップアウト電圧を最適化し、消費電力を低減するため）、1つの LT3073 のVIOCピンだけをスイッチングコンバータのFBピンに接続すればよく、他の LT3073 のVIOCピンはフローティングのままにすることができます。
1.4 その他のPCBレイアウト要件
- 放熱設計： IN/OUT端子を大面積銅層にはんだ付けし、サーマルビアを介して内層銅層に接続することで、各デバイスの消費電力を分散させる必要があります（パラレル化しても総消費電力は変わりませんが、1デバイスの消費電力が減るため、ジャンクション温度が下がります）。
- インピーダンスコントロール： 寄生インダクタンスを低減し、大電流での電圧降下を避けるため、IN/OUTトレースは短く、幅広くする必要があります。入力過渡ノイズを抑制するため、各デバイスの入力側は47μFの入力コンデンサと並列に接続する必要があります。
まとめ
複数の LT3073 ユニットを並列接続する場合のコアは、バラスト抵抗を介したピンの同期 + 電流分担にあります。IN/OUT/REF/ENピンを接続して電圧と制御の一貫性を確保し、2mΩのバラスト抵抗を使用して電流分担を実現することで、最終的な目標である高出力電流、低ノイズ、およびより優れた熱分散を実現しています。このソリューションは、大電流、低ノイズ、高信頼性の電源シナリオ（FPGAコア電源、RFパワーアンプ電源など）に適しています。
関連品番：
- ADIのLDO LT3073
- 開発ボード EVAL-LT3073-AZ
- ADIのDC/DCスイッチングレギュレータ LT8609
関連資料：
- LT3073のデータシート
その他のコンテンツ
- ADIのリニアレギュレータ LT3073 - VIOC（電圧入出力制御）とは何ですか？
- ADIのリニアレギュレータ LT3073 -「出力タイプ」がプログラマブル」とは何ですか？
- ADIのリニアレギュレータ LT3073 - 高精度な電流モニタを実現するには？
- ADIのリニアレギュレータ LT3073 - 高速起動回路を実装するには？
- ADIのリニアレギュレータ LT3073 - 複数のデバイスを並列接続するには？
- ADIのリニアレギュレータ LT3073 - VIOC機能付きLDOとスイッチングレギュレータの組み合わせ