# J-linkのインターフェース - JTAGインターフェースでの接続

**URL:** <https://forum.digikey.com/t/j-link-jtag/24001>\
**Category:** 技術的なヒント\
**Created:** [July 20, 2022, 1:34pm UTC](https://forum.digikey.com/t/j-link-jtag/24001 "2022-07-20T13:34:43Z")\
**Posts on this page:** 1\
**Page:** 1

<div class="post-metadata">

**Author:** ![Tsuneharu\_Fuji](https://avatars.discourse-cdn.com/v4/letter/t/54ee81/32.png) [@Tsuneharu\_Fuji](https://forum.digikey.com/u/Tsuneharu_Fuji)\
**Post date:** [July 20, 2022, 1:34pm UTC](https://forum.digikey.com/t/j-link-jtag/24001/1 "2022-07-20T13:34:43Z")

</div>

[J-Link](https://www.digikey.jp/short/rqnjpjt3)は、複数のターゲットインターフェースをサポートしています。現在サポートしているインターフェースは、次の通りです。

- JTAG
- SWD/SWO/SWV
- cJTAG
- FINE
- SPD
- ICSP

一般的なインターフェースの例として、JTAGがあります。JTAGインターフェース接続は、以下のような20ピン方式です。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/2/3/2371e0e1132d4580c330313b07fd7142ec1aa0c1.png)

##### 

##### \*J-Link ULTRA+ などの J-Linkのより高機能の製品では、これらはファームウェア拡張用として予約されている端子です。通常のデバッグ環境では、オープンのままでも、GNDに接続してもかまいません。一般的なJTAG/SWDでは必須ではありません。

J-Linkは、ARMのMulti-ICEと互換性のあるJTAGコネクタを搭載しています。JTAGコネクタは、20極のIDC（Insulation Displacement Connector 絶縁変位コネクタ）キー付きボックスヘッダ（2.54mmオス）で、リボンケーブルに取り付けられたIDCソケットに嵌合します。正しい接続を行うためには、JTAGのピン配置をよく確認する必要があります。

J-Link JTAGのピン配置を以下に示します。

| **ピン** | **信号** | **タイプ** | **概要** | **機能** |
| --- | --- | --- | --- | --- |
| 1 | VTref | 入力 | ターゲットの基準電圧 | ターゲットに電源があるかどうかの確認、入力コンパレータのロジックレベルの基準作成、およびターゲットへの出力ロジックレベルの制御に使用します。通常はターゲットボードのVddから給電されます。電源とこのピンとの間に直列抵抗は入れないでください。 |
| 2 | Not connected | NC | J-Linkでは未接続 | 他の機器との互換性のために確保されています。ターゲットシステムでVddに接続するか、オープンにしてください。 |
| 3 | nTRST | 出力 | JTAGリセット | J-LinkからターゲットJTAGポートのReset信号への出力です。通常、ターゲットCPUのnTRSTに接続します。このピンはターゲットでは通常プルアップされており、接続がないときの不用意なリセットを防止します。 |
| 5 | TDI | 出力 | ターゲットCPUのJTAGデータ入力 | このピンは、ターゲットボード上で定義された状態にプルアップ/プルダウンすることを推奨します。通常、ターゲットCPUのTDIに接続します。 |
| 7 | TMS | 出力 | ターゲットCPUのJTAGモード設定入力 | このピンはターゲット上でプルアップされている必要があります。通常、ターゲットCPU の TMSに接続します。 |
| 9 | TCK | 出力 | ターゲットCPUへのJTAGクロック信号 | このピンは、ターゲットボード上で定義された状態にプルアップ/プルダウンすることを推奨します。通常、ターゲットCPUのTCKに接続します。 |
| 11 | RTCK | 入力 | ターゲットからのテストクロックのリターン信号 | ターゲットによっては、JTAG入力を内部クロックに同期させる必要があります。この要求を満たすために、リターンされたTCKを、タイミングを変更して、動的にTCKレートを制御することができます。J-Linkはアダプティブクロッキングをサポートしており、TCKの変更が正しくエコーされるのを待ってから、さらに変更を加えることができます。RTCKがある場合はRTCKに、ない場合はGNDに接続してください。. |
| 13 | TDO | 入力 | ターゲットCPUからのJTAGデータ出力 | 通常、ターゲットCPUのTDOに接続します。 |
| 15 | nRESET | I/O | ターゲットCPUリセット信号 | 通常、ターゲットCPUのRESETピン（「nRST」、「nRESET」、または「RESET」と呼ばれます）に接続します。この信号はアクティブロー信号です。 |
| 17 | DBGRQ | NC | J-Link内部で未接続 | 他の機器との互換性を保つため、ターゲットシステムへのデバッグ要求信号として使用するために予約されています。通常、DBGRQ があれば接続し、なければオープンのままとします。 |
| 19 | 5V電圧 | 出力 | 供給電圧 | ターゲットハードウェアへの電源供給端子です。 |

**注**

- NCと記載されたピンのすべてが、J-Link内部で接続されていないと言うことではありません。どのような信号を印加しても構いませんが、 J-Linkはそのような信号を単に無視します。ピン4、6、8、10、12、14、16、18、20は、J-LinkのGNDに接続されたGNDピンです。

- **ピン2** はJ-Link内で接続されていません。多くのターゲットではピン1とピン2が接続されています。ターゲットによっては、ピン1の代わりにピン2を使ってVCCを供給しています。これらのターゲットは、ターゲットのJTAGコネクタのピン1とピン2が接続されていないと、J-Linkで動作しません。

- **ピン3** （TRST）はターゲットCPUのTRSTピン（NTRSTと呼ばれることもあります）に接続してください。このピンが接続されていない場合でもJ-Linkは動作しますが、デバッグ時にいくつかの制限が発生する場合があります。TRSTはCPUリセット（ピン15）と分離してください。

- **ピン11** （RTCK） は、RTCK がある場合はRTCKに接続し、ない場合はGNDに接続してください。

- コネクタの **ピン19** （5V-Target supply）は、ターゲットハードウェアへの電源供給用として使用することができます。電源電圧は5V、最大電流は300mAです。出力電流を監視し、過負荷、短絡に対して保護します。

J-Linkインターフェースについては、「[Segger J-Link interface description](https://www.segger.com/products/debug-probes/j-link/technology/interface-description/)（SeggerのJ-Linkインターフェース解説）」をご覧ください。

  
  
  

[オリジナル・ソース（English）](https://forum.digikey.com/t/j-link-interface-jtag-interface-connection/22848)