# 接合型電界効果トランジスタ（JFET）とは？

**URL:** <https://forum.digikey.com/t/jfet/73265>\
**Category:** 技術的なヒント\
**Tags:** onsemi\
**Created:** [November 5, 2026, 2:26pm UTC](https://forum.digikey.com/t/jfet/73265 "2026-11-05T14:26:38Z")\
**Posts on this page:** 1\
**Page:** 1

<div class="post-metadata">

**Author:** ![Tsuneharu\_Fuji](https://avatars.discourse-cdn.com/v4/letter/t/54ee81/32.png) [@Tsuneharu\_Fuji](https://forum.digikey.com/u/Tsuneharu_Fuji)\
**Post date:** [November 5, 2026, 2:26pm UTC](https://forum.digikey.com/t/jfet/73265/1 "2026-11-05T14:26:38Z")

</div>

# 接合型電界効果トランジスタ（JFET）とは？

[**接合型電界効果トランジスタ（JFET）**](https://www.digikey.jp/ja/products/filter/transistors/jfets/288)は、 **電界効果** を利用して動作する **電圧制御型半導体デバイス** です。

JFETには3つの端子があります。

- **ソース（S）**
- **ドレイン（D）**
- **ゲート（G）**

JFETの構造について、 **NチャンネルJFET** を例に説明します。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/9/0/9080a987c613a84203da8d13998ee13ea9ef4b7c.png)

NチャンネルJFETでは、N型半導体材料の両端に2つの電極が接続され、それぞれ **ソース** と **ドレイン** として機能します。N型材料の両側には、高濃度にドープされた2つのP型領域が形成され、これらを相互に接続することで **ゲート** を形成します。これにより、背中合わせの2つのPN接合が形成されます。

電流が流れるN型領域は **チャンネル** と呼ばれ、この構造が **NチャンネルJFET** を形成します。

一方、 **PチャンネルJFET** ではチャンネル領域にP型半導体を使用します。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/3/4/348ffb0cdf720ee6e4910d20776caa1e77bf5c75.png)

* * *

# JFETの動作原理

JFETは、 **ゲート** と **ソース** の間の電圧（PN接合に印加される逆バイアス電圧）を変化させることで電流を制御します。

PN接合の空乏層は、ドーピング濃度が比較的低い半導体領域へと広がり、電流が流れるチャンネルの有効断面積を変化させることで、電流の流れを制御します。

## 1. ゲートバイアスがゼロの場合：VGS = 0V

ゲートとソース間に電圧差がないため、PN接合はゼロバイアス状態になります。

この状態では、次のようになります。

- 空乏層の幅が最も狭くなります。
- N型の導電チャンネルの幅が最も広くなります。
- ドレイン電流（ **ID** ）は最大値 （ **IDSS** 、飽和ドレイン電流）に達します。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/1/9/195d7f650a08005989d834e9d6b5c9f2450c7aee.png)

* * *

## 2. 負バイアスの場合：Vp \< VGS \< 0V

PN接合部は逆バイアス状態になります。

その結果、次のようになります。

- 空乏層の幅が広がります。
- 導電チャンネルの幅が狭くなります。
- ドレイン電流（ **ID** ）が減少します。

**VGS** を調整することにより、ドレイン電流を精密に制御できます。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/e/6/e695fb0228e87cb72d12a251a8afa4b6e8549cdc.png)

* * *

## 3. ピンチオフ： VGS ≤ Vp

逆バイアス電圧がピンチオフ電圧（ **Vp** ）に達すると、次のようになります。

- 空乏層がさらに広がります。
- チャンネルが完全にピンチオフ状態になります。
- 電流がほぼ遮断されます。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/9/3/937dc5feaf5b832bf2cbfc68b15a4d80c69c2cd4.png)

* * *

# JFETの利点

従来のJFET（長チャンネルJFET）は、高電圧や大電流への対応能力を主な特長とするものではありません。むしろ、いくつかの独自の利点があります。

## 1. 極めて高い入力インピーダンス

ゲートとチャンネルの間の接合は、逆バイアスされたPN接合です。

通常動作時には、次のようになります。

- ゲート電流は実質的にゼロです。
- 前段の回路に与える負荷は極めて小さくなります。

## 2. 優れた低ノイズ特性

JFETは、電子または正孔によって電流が流れる **多数キャリアデバイス** です。

そのため、次のような特徴があります。

- MOSFETのチャンネルで生じる表面キャリア散乱ノイズが発生しません。
- BJT（バイポーラ接合トランジスタ）と比較して、ショットノイズの発生が非常に少ないです。

このため、低ノイズの増幅用途に最適です。

## 3. 良好な直線性

飽和領域（定電流領域）では、次のような特性があります。

- ドレイン電流は、 **VGS** に対してほぼ二乗則に従って変化します。
- 相互コンダクタンス（ **gm** ）は比較的滑らかに変化します。

このため、JFETは高品質なアナログ信号処理に適しています。

## 4. 二次降伏のないユニポーラデバイス

JFETでは、BJTによく見られる二次降伏（二次ブレークダウン）現象が発生しないため、より高い安定性と信頼性が得られます。

## 5. 静電気放電（ESD）に対する高い耐性

ゲート構造がPN接合であるため、次のような特徴があります。

- 空乏層は半導体の内部に形成されます。
- この構造は、一般的にMOSFETで使用される薄いゲート酸化膜よりも堅牢です。

その結果、JFETは通常、ESDに対してより高い耐性を備えています。

* * *

# JFETの用途

## 長チャンネルJFETの一般的な用途

### 1. 高インピーダンスセンサのインターフェース

次のような用途があります。

- 圧電センサ
- コンデンサマイク用プリアンプ

### 2. ハイファイオーディオ機器

次のような用途があります。

- フォノプリアンプ
- マイクプリアンプ
- オーディオミキサの入力段

これらの用途では、JFETの低ノイズ特性と高い直線性が活用されています。

### 3. アナログスイッチおよびサンプルアンドホールド回路

JFETには次のような利点があります。

- シンプルな制御特性
- 低いオン抵抗

また、JFETを使用して、シンプルで安定した定電流源を構成することもできます。

### 4. RF回路

JFETは現在でも、次の周波数帯域における一部の低ノイズアンプの設計に広く使用されています。

- VHF（Very High Frequency、超短波）
- UHF（Ultra High Frequency、極超短波）

* * *

## 短チャンネルJFETの一般的な用途

### 静電誘導トランジスタ（SIT）

短チャンネルJFET構造は、 **静電誘導トランジスタ（SIT）** で一般的に使用されています。

* * *

# 例：onsemi MMBFJ201

**[onsemi](https://www.digikey.jp/ja/supplier-centers/onsemi)の [MMBFJ201](https://www.digikey.jp/ja/products/detail/onsemi/MMBFJ201/1049584)** を例に、JFETの特性を説明します。

主な仕様は次のとおりです。

- NチャンネルJFET
- ドレイン-ソース間定格電圧 40V
- **VGS** が約 **-1.5V** で完全にピンチオフ

 ![image](https://global.discourse-cdn.com/digikey/original/3X/6/b/6bfcb04938779a188df9d246003df17ae3a59a2c.png)

 ![image](https://global.discourse-cdn.com/digikey/original/3X/1/e/1e19fbea88728aa1f9fdb4be011aeb67c79f02e2.png)

NチャンネルJFETの記号にある矢印は、ゲート電流が流れた場合に、その電流が流れる方向を示しています。

このような状態は避ける必要があります。つまり、

**通常の動作中は、ゲートとチャンネル間に形成されるPN接合が順方向バイアスにバイアスされることは、決してあってはなりません。**

* * *

# JFETの制約

MMBFJ201 のデータシートには、JFETによく見られる欠点の1つが示されています。

## パラメータの大きなばらつき

次のようなパラメータは、デバイス間や製造ロット間で大きくばらつく場合があります。

- ゲート-ソース間遮断電圧（**VGS(off)**）
- 飽和ドレイン電流（ **IDSS** ）

* * *

# JFETの動作領域

JFETの出力特性は、次の領域に分けられます。

1. **線形領域**
2. **遷移領域**
3. **飽和領域（定電流領域）**

 ![image](https://global.discourse-cdn.com/digikey/original/3X/5/5/553938467d6658309380906513a79575a52771ae.jpeg)

**VGS** が過大になると、次の領域に入る可能性があります。

1. **アバランシェ降伏領域**

この領域では、PN接合でアバランシェ降伏が発生します。

また、伝達特性からは次のことがわかります。

- **VGS** が一定の場合、
- ドレイン電流（ **ID** ）は、一般に温度の上昇に伴って増加します。

* * *

# 設計および使用上の考慮事項

Nチャンネルデバイスは電荷キャリアとして電子を使用するため、次のような特長があります。

- 電子の移動度が高くなります。
- 一般にスイッチング特性と導通特性が優れています。
- 製造コストは通常、低くなります。

これらの理由から、 **実際の設計では通常、NチャンネルJFETが選ばれます** 。

## 1. ゲートの順方向バイアスを避ける

- ゲート-ソース間のPN接合は、通常、逆バイアス状態で動作します。
- ゲート-ソース間電圧が約 **0.6V** を超えると、
- PN接合が順方向バイアスされる可能性があります。
- その結果、過大なゲート電流が流れる可能性があります。

## 2. ゲート電流を制限する

- ゲートのリーク電流は、通常、ナノアンペア（nA）の範囲にあります。
- 順方向バイアスを避けられない場合は、
- 直列の電流制限抵抗を使用する必要があります。
- **100kΩ以上** の抵抗値が推奨されます。

## 3. ESD対策を講じる

JFETは静電気放電に対してMOSFETよりも高い耐性を備えていますが、入力インピーダンスが極めて高いため、取り扱いには十分な注意が必要です。

推奨される対策は次のとおりです。

- 同じデバイスを繰り返しはんだ付けしないでください。
- 作業者が適切に接地されていることを確認してください。
- はんだ付けをする前に、3つの端子をすべて短絡させてください。
- リワーク作業は繰り返し行わないでください。
- 試験中は、ゲート端子を決してフローティング状態にしないでください。

[オリジナル・ソース（English）](https://forum.digikey.com/t/what-is-a-junction-field-effect-transistor-jfet/71931)