1. 前言(Introduction)
隨著現代電子系統對高效率、高切換頻率及高功率密度的需求不斷提升,電源系統設計工程師在功率效率最佳化方面面臨愈來愈大的挑戰。無論是在汽車電子控制單元(ECU)、工業馬達驅動或消費性電源產品中,切換期間所產生的功率損耗皆可能導致溫升增加、元件可靠度下降以及系統能耗上升。
在這些系統中,MOSFET 切換損耗(Switching Loss)是功率損耗的主要來源之一,尤以驅動感性負載的電路最為明顯。即使功率 MOSFET 具備高速切換及電壓驅動的優勢,如何準確估算、比較不同 MOSFET 的切換損耗,仍是工程實務上的一項關鍵挑戰。
本系列應用筆記將聚焦於MOSFET 切換時間的解析計算方法,這是後續進行切換能量與功率損耗分析的基礎。MCC 提供多款專為高速切換應用最佳化的功率 MOSFET(見表 1),後續章節將以其中一顆元件作為分析與模擬範例。
2. 功率 MOSFET 基本原理(Power MOSFET)
功率 MOSFET 為電壓控制型、單極性元件 (voltage-controlled unipolar device),只需極小的 Gate 電流即可控制其導通狀態(非鎖存)。只要 Gate-to-Source 的電壓 vGS 保持在所需的數值,Drain 與 Source 之間即可持續導通(圖 1)。
由於 MOSFET 導通僅涉及多數載子(Majority Carriers),因此其切換速度極快,在實際應用中可輕易超過數百 kHz。
2.1 MOSFET 操作區域(Operating Regions)
當:
vGS > Vth ,
MOSFET 開始形成導電通道。根據 Drain-to-Source 電壓 vDS 的大小,元件可能處於 (如圖 2 所示):
- 三極區(Triode / Ohmic Region)
- 飽和區(Saturation Region)
當 MOSFET 用作開關時,僅使用三極區和截止區 Cut-off Region ;而當 MOSFET 用作可控電流源時,MOSFET 必須在飽和區工作。
2.2 MOSFET 寄生電容(Parasitic Capacitance)
MOSFET 的切換行為深受其內部寄生電容影響,包括:
- Gate-to-Source 電容 CGS
- Gate-to-Drain 電容 CGD
- Drain-to-Source 電容 CDS
實際上,這些電容參數皆為非線性、隨偏壓改變的。為方便測量與應用,Datasheet (如圖 4 所示) 通常以 Ciss, Coss 和 Crss 三個等效參數呈現.
圖 4. MOSFET 在 Datasheet 中展示的電容特性
3. MOSFET 切換時間計算(Switching Time Calculation)
MOSFET 的 Turn-On 與 Turn-Off 並非瞬時完成,而是由三個主要時間區段構成(圖 5)。
切換時間定義
Turn-On 導通過程
- t_{10_{ON}}:導通延遲時間(Gate 電壓上升至 Vth 的時間)
- t_{21_{ON}}: 導通上升時間(漏極電流從 I𝐷𝑆 ≈ 0 上升到 I𝐷𝑆 =𝐼_{𝐷S_{𝑀𝐴𝑋}} 所需的時間)
- t_{32_{ON}}: 導通停滯 (plateau) 的時間,是指漏源電壓從其最大值 V𝐷𝑆 = 𝑉_{𝐷𝑆_{𝑀𝐴𝑋}} 時至導通狀態所需的時間。注意,在此期間,V_{GS} 保持在停滯值 𝑉𝑔𝑝𝑂𝑁(由於米勒平台 Miller Effect 效應)。
Turn-Off 關斷過程
- t_{10_{OFF}}: 關斷延遲時間,即 v_{GS} 從其最大值至停滯 (plateau)值 𝑉𝑔𝑝𝑂𝐹𝐹 所需的時間。
- t_{21_{OFF}}: 關斷停滯 (plateau) 時間,即 V_{DS} 從其導通電壓至 𝑉_{𝐷𝑆_{𝑀𝐴𝑋}} 所需的時間。
圖 5. a) MOSFET Turn-On 導通時間 和 b) MOSFET Turn-Off 關斷時間
如前所述,本應用筆記將考慮一個簡單的電感負載下的 LSD 功率電子電路。假設負載電感 L0 足夠大,使得電流視為常數 I0。此外,電路中還包含一個無損耗 Flyback 二極體 𝐷(圖 6),用於在 MOSFET 關斷狀態下拾取負載電流。
圖 6. 有感性負載的 LSD 電路。
3.1 Turn-Off 導通切換時序 ( t_{10_{ON}}, t_{21_{ON}}, t_{32_{ON}} )
3.1.1 Turn-On 導通延遲時間( t_{10_{ON}} )
首先,假設 MOSFET 處於關閉狀態,負載電流 𝐼0 流過 𝐷,且 𝑣𝐺𝑆 = 𝑉𝐺𝐺 =0。電壓 𝑣𝐷𝑆 =𝑉𝐷𝐷,且 I𝐺 = I𝐷 =0。在 𝑡 =𝑡0 時,施加電壓 𝑉𝐺𝐺(圖 7)。 𝑉𝐺𝐺 中的電壓突變開始使電荷從 𝐶𝐺𝑆 和 𝐶𝐺𝐷 通過 𝑅𝐺 移動。
圖 7. MOSFET 在 t_{10_{ON}} 區間內,當 𝑣𝐺𝑆 < 𝑉𝑡ℎ 且 I𝐷 = 0 時的狀態。
當 t0 ≤ t < t1 (t_{10_{ON}}) 時,無論 𝑣𝐺𝑆 < 𝑉𝑡ℎ 的值為何,MOSFET 皆為截止區 Cut-Off Region,且 I𝐷 = 0。
此時間間隔表示將 𝐶𝐺𝑆 和 𝐶𝐺𝐷 處的電壓分別從 0 升高至 𝑉𝑡ℎ 以及從 𝑉𝐷𝐷 升高至 𝑉𝐷𝐷 −𝑉𝑡ℎ
t_{10_{ON}} 可以透過以下方程式來計算:
其中:
鑑於在 t_{10_{ON}} 期間,唯一隨時間變化的電壓是 V𝐺𝑆(V𝐷𝑆 =𝑉𝐷𝐷,常數),我們可以將方程式改寫如下:
另一方面,𝑖𝐺 =(𝑉𝐺𝐺−𝑣𝐺𝑆) / 𝑅𝐺,因此方程式可以表示為:
因此,解微分方程,當 𝑡 >𝑡0 且 𝑣𝐺𝑆(𝑡0) =0,𝑣𝐺𝑆 可得:
其中 𝜏 由下式定義
只要 𝑣𝐺𝑆 <𝑉𝑡ℎ 且 𝑖𝐷 =0,此結果就成立。 t_{{10}_{ON}} 可解析為:
3.1.2 電流上升時間 Rise Time( t_{{21}_{ON}} )
對於 t1 ≤ t < t2(t_{{21}_{ON}}),需要條件 𝑣𝐺𝑆 > 𝑉𝑡ℎ 成立,導致 MOSFET 開始導通,且 𝑖𝐷 ≠ 0。導通電流的初始階段由跨導方程式 transconductance equation 給出:
只要 𝑣𝐺𝑆 <𝑉𝑝𝑙𝑎𝑡𝑒𝑎𝑢,𝑣𝐺𝑆 的方程式就與 t_{{10}_{ON}} 中的方程式相同,因此:
圖 9. 在 t_{{21}_{ON}} 期間,MOSFET 的 𝑣𝐺𝑆 >𝑉𝑡ℎ 且 𝑖𝐷 <𝐼0
當 t = t2 時,𝑖𝐷 達到其最大值 𝐼0。考慮到 𝑖𝐷(𝑡2) =𝐼0,時間區間 𝑡2 −𝑡0 可由先前求得的 𝑖𝐷(𝑡) 方程式求解,得到:
由圖 5a 可知,當 𝑡 =𝑡2 時,如果 𝑣𝐺𝑆 也是常數且等於其導通停滯 On-State Plateau 電壓 𝑉𝑔𝑝−𝑂𝑁,則我們可以寫成:
化簡後:
最後,t_{21_{ON}} 可利用先前求得的 t_{10_{ON}} 得到:
3.1.3 Turn-On Plateau 導通停滯時間 (t_{32_{ON}})
對於 t2 ≤ t < t3 (t_{32_{ON}}),iD=I0,CDS 從 vDS=VDD 放電至 v_{DS}=I_0R_{DSon},其中 R_{DSon} 為 MOSFET 的導通電阻。由於在 t_{32_{ON}} 期間 𝑣𝐺𝑆 為常數,因此整個閘極電流都流經 𝐶𝐺𝐷:
並且,
考慮 𝑣𝐺𝑆 =𝑉𝑔𝑝−𝑂𝑁 , 𝑣𝐷𝑆(𝑡2) = 𝑉𝐷𝐷 以及區間 ∆t=t_{{32}_{ON}}:
時間間隔 t_{{32}_{ON}} 的決定基於以下假設:當 𝑡 =𝑡3 時,漏源電壓達到其最小值,最小值由導通電阻決定:
然後,時間 t_{{32}_{ON}} 可得
3.2 Turn-Off 關斷切換時序 (t_{{10}_{OFF}}, t_{{21}_{OFF}}, t_{{32}_{OFF}})
對於關斷切換時序,可以進行與上一節類似的分析。由於篇幅所限,以下僅列出結果。
3.2.1. Turn-Off Delay 關斷延遲時間 t_{{10}_{OFF}}
𝑣𝐺𝑆 從其最大值到停滯 (plateau) 值 𝑉𝑔𝑝−𝑂𝐹𝐹 所需的時間。
3.2.2. Turn-Off Plateau 關斷停滯時間 t_{{21}_{OFF}}
𝑣𝐷𝑆 從其導通狀態電壓恢復到 V_{DS_MAX} 所需的時間,在本例中分別為 I_0r_{DS\left(on\right)} 和 V_{DD}:
3.2.3. Fall Time 電流下降時間 t_{{32}_{OFF}}
漏極電流從 I_{{DS}_{MAX}} 降至零所需的時間:
4. 結論
本應用筆記建立了功率 MOSFET 在電感性負載低側驅動架構下的切換時間解析模型,為後續切換能量與功率損耗計算奠定理論基礎。
本系列後續筆記將在此基礎上繼續深入,指導如何提取關鍵 Datasheet 參數、執行完整的功耗計算,並將此方法應用於實際的 MOSFET 。每篇筆記旨在為功率敏感型設計中的元件選擇提供實用見解和工具,幫助使用者做出明智的選擇。
透過一致的應用架構,本系列將協助工程師快速、客觀比較不同 MOSFET 的切換損耗表現,有效縮短元件選型與設計時間。











