PI2MEQX2505QをMIPI CSI-2 4Lane一方向用途で使用する場合の確認

日本語フォーラム
1

お世話になります。

PI2MEQX2505QをMIPI D-PHY ReDriverとして、MIPI CSI-2用途で使用できるか確認したく投稿いたします。

なお、同内容を英語フォーラムの Semiconductor / Integrated Circuits (ICs) にも投稿済みです。また、Diodes Incorporatedへも直接問い合わせましたが、まだ回答を得られていないため、DigiKey様経由でも確認いただけますと助かります。

対象アプリケーションは以下の通りです。

  • インターフェース：MIPI CSI-2

  • レーン構成：1 Clock Lane + 4 Data Lane

  • データレート：1.04Gbps / Data Lane

  • 信号方向：Source → Sink の一方向のみ

  • DSI双方向LPモード：不要

  • Sink側条件：受信入力は常に50Ω終端されており、LPモード時も終端を解除できません

確認したい内容は以下です。

  1. PI2MEQX2505Qは、MIPI CSI-2の一方向通信で、1 Clock + 4 Data Laneすべてを使用する用途に適用可能でしょうか。

  2. DSI双方向LPモード対応に関連して、Data Lane0に特別な動作や接続上の制約はありますでしょうか。

  3. Sink側がLPモード時を含めて常時50Ω終端されている場合でも、正常に動作可能でしょうか。

  4. Data Lane0、またはその他のLaneについて、LPモード時に終端されていないLP Receiverへ接続する必要はありますでしょうか。

  5. もしPI2MEQX2505Qがこの条件に適さない場合、1 Clock + 4 Data LaneのMIPI CSI-2一方向用途に適した代替ReDriver ICがあればご教示いただけますでしょうか。

お客様向け設計で評価中のため、Diodes様への確認を含めてご回答いただけますと幸いです。

よろしくお願いいたします。

2

@shinichi.mikami 様

毎度お世話になっております。

ただいま内容につきまして調査を進めております。
確認が取れ次第、あらためてご連絡を差し上げます。

恐れ入りますが、今しばらくお待ちくださいますようお願い申し上げます。
何卒よろしくお願い申し上げます。

3

Matsumura様

ご連絡ありがとうございます。
ご確認を進めていただき、ありがとうございます。

一点、最初の投稿内容について訂正と補足がございます。

投稿時には「Sink側の受信入力は常に50Ω終端されており、LPモード時も終端を解除できない」と記載しましたが、その後、受信側仕様を再確認したところ、正しくは以下の条件でした。

  • Sink側はMIPI D-PHY Receiverです。

  • HSモード時は100Ω差動終端が有効になります。

  • Dynamic termination modeでは、LPモード時にHS用の100Ω差動終端は無効になります。

  • 終端の切り替えは、Sink側ReceiverのLP/HS検出により制御されます。

そのため、確認したい内容は、上記のDynamic終端条件で、PI2MEQX2505QをMIPI CSI-2の一方向用途、1 Clock Lane + 4 Data Lane構成で使用可能か、という点になります。

特に、Data Lane0について、DSI LP Backchannel対応に起因する特別な接続条件や制約があるかを確認したいです。

また、このTechForumを利用するのは初めてのため、同じ内容を英語フォーラムの Semiconductor / Integrated Circuits (ICs) にも投稿しており、そちらでも返信をいただいています。
今後の確認は英語版の投稿を中心に進めた方がよいのか、または日本語版でもこのまま確認をお願いしてよいのか、ご指示いただけますと助かります。

お手数をおかけしますが、よろしくお願いいたします。

4

@shinichi.mikami 様

お世話になります。

Diodes IncorporatedのPI2MEQX2505Qに関するお問い合わせにつきまして、確認した結果を報告させていただきます。データシート：PI2MEQX2505

1. 「PI2MEQX2505QをMIPI CSI-2の一方向用途、1 Clock + 4 Data Laneすべてを使用する用途に適用可能か。」については、適用可能です。データシート(p.1)にPI2MEQX2505/2505Qは「1〜4 data lane + clock」のMIPI D-PHY ReDriverで、CSI-2/DSI用途、最大2.5Gbps/lane対応と明記されています。

画像
画像407×107 6.18 KB

2. 「Data Lane0に特別な動作や接続上の制約はあるか。」については、データシート（P.3, 4）に、Data Lane0が 「DSI LP back channelをサポート」という記述があります。「back channel」については調査中です。

画像
画像1343×276 37 KB

画像
画像1306×228 44.6 KB

3. 「Sink側ReceiverのLP/HS検出により終端抵抗が切り替えられる。このDynamic終端条件でPI2MEQX2505QをMIPI CSI-2の一方向用途、1 Clock Lane + 4 Data Lane構成で使用可能か。」については、終端抵抗がLP/HSに対応するため、使用可能と思われます。

4. 「1 Clock + 4 Data LaneのMIPI CSI-2一方向用途に適した代替のReDriver IC」については、例えば次の同等品/代替品があります。

  • Diodes Inc.の PI2MEQX2505AZHAEX（後継機種）
  • Texas Instrumentsの SN65DPHY440SS（1.5GHz動作）

よろしくお願いします。

5

お世話になっております。

PI2MEQX2505Qに関する確認結果およびデータシート抜粋をご連絡いただき、ありがとうございます。

MIPI CSI-2の一方向用途、1 Clock + 4 Data Lane構成で適用可能とのこと、またDynamic終端条件でも使用可能と思われる旨、承知いたしました。

一方で、添付いただいたデータシート記載では、Data Lane0の入力側 DA0P/DA0N および出力側 DB0P/DB0N に “Supports DSI LP Backchannel” と記載があることを確認いたしました。

弊社では過去にSN65DPHY440SSを弊社評価環境との組み合わせで確認した際、期待した動作結果が得られなかった経緯があり、今回PI2MEQX2505Qについて確認を進めております。そのため、Lane0のDSI LP Backchannel機能がMIPI CSI-2一方向用途での接続条件やLP/HS遷移動作に影響しないかを確認したいと考えております。

こちらに動作確認可能な環境もございますので、まずはPI2MEQX2505Qを購入し、実機での動作確認も進めたいと考えております。

Data Lane0のBackchannel動作につきまして、追加情報が確認できましたらご連絡いただけますと幸いです。

引き続きよろしくお願いいたします。

6

@shinichi.mikami 様

お世話になります。

Diodes Inc.のPI2MEQX2505Qに関するお問い合わせにつきまして、Backchannelについて残っていた調査結果を報告させていただきます。

ICの1ピンおよび2ピン、23ピンおよび25ピンについて、「Supports DSI LPBackchannel」と明記されています。これらはMIPI DSI(Display Serial Interface)のデータレーン0の入出力ピンです。

「Backchannel」とは、通常のデータ送信とは逆方向、つまり、デバイス->ホストへの通信路を指します。MIPI DSI規格では、Low Power（LP）モード時に、データレーンを使ってディスプレイ

側（スレーブ）->ホスト側（マスター）へ制御情報や応答を返すことができます。

通常の高速(HS)データ転送は一方向（ホスト->デバイス）ですが、LPモードでは双方向通信が可能です。 PI2MEQX2505はこの「DSI LP Backchannel」機能に対応しているため、ディス

プレイからの応答や制御信号を 正しく伝送できます。

例えば、ホストがディスプレイに設定コマンドを送信し、その応答をLPモードで受け取る場合、Backchannelが必要です。PI2MEQX2505を経由しても、この応答信号が正しくホストに戻るよう設計されています。

「DSI LP Backchannel」とは、MIPI DSIインターフェースにおけるLow Powerモード時のデバイス->ホスト方向の通信路を指します。PI2MEQX2505はこのBackchannel通信をサポートしており、ディスプレイからの応答や制御信号の伝送が可能です。これにより、MIPI DSI規格

に準拠した双方向通信が実現できます。

以上、よろしくお願いします。

7

ご確認いただきありがとうございます。

Backchannelの機能についてご説明いただきありがとうございます。
DSI LP Backchannelが、DSI用途においてLPモード時にデバイス側からホスト側へ応答や制御情報を返すための機能であることは理解しております。

今回の確認意図としては、Backchannel機能そのものの動作説明ではなく、PI2MEQX2505QをMIPI CSI-2の一方向用途で使用する場合に、Data Lane0のBackchannel対応機能が接続条件や通常動作に影響しないかを確認したい、という内容でした。

具体的には、DSI双方向LP通信を使用せず、Data Lane0も通常のCSI-2 Data Laneとして使用する場合に、特別な処理や制約がないかを確認したいと考えておりました。

よろしくお願いいたします。