在多段速度取樣（Multi-Level Speed Sampling）系統中，不同轉速下的訊號特性差異、環境電磁干擾以及感測器雜訊，都可能影響取樣結果的穩定性與精準度。PLL（Phase-Locked Loop，鎖相迴路）透過頻率追蹤與相位同步機制，有效提升系統的抗干擾能力與取樣準確度。
PLL（Phase-Locked Loop）工作原理
PLL（Phase-Locked Loop）通常由三個核心模組組成：
- Phase Detector（PD，相位偵測器）
- Loop Filter（LF，迴路濾波器）
- Voltage-Controlled Oscillator（VCO，電壓控制振盪器）
在某些應用中，也可能加入分頻器（Frequency Divider）或訊號預處理模組。
PLL 的核心邏輯是透過閉迴路回授（Closed-Loop Feedback），實現輸入訊號與輸出訊號之間的頻率與相位同步。
PLL 架構圖
(圖片來源：Microchip)
1. Phase Detector（PD，相位偵測器）
PD 負責比較輸入速度相關訊號（例如馬達電流交流訊號或編碼器脈衝訊號）與 VCO 輸出訊號之間的相位差，並將該相位差轉換成誤差電壓（Error Voltage）。
2. Loop Filter（LF，迴路濾波器）
LF 對誤差電壓進行濾波（例如低通濾波），以抑制高頻雜訊與瞬態干擾，並輸出平滑的控制電壓。
3. Voltage-Controlled Oscillator（VCO，電壓控制振盪器）
VCO 根據控制電壓調整輸出訊號的頻率與相位，使其逐步接近輸入訊號特性，最終達成相位鎖定（Phase Lock）。
在鎖定狀態下：
- 輸入訊號與輸出訊號具有相同頻率
- 兩者維持穩定的相位差
為什麼 PLL 與高階濾波能確保多段速度取樣的抗干擾能力與精準度？
多段速度取樣需要處理不同轉速下的訊號特性差異，例如：
- 低速時的微弱訊號
- 高速時的高頻訊號
- 環境電磁干擾
- 感測器雜訊
PLL 與高階濾波技術可從不同層面解決這些問題。
PLL 解決方案：透過同步追蹤消除頻率失配與動態誤差
在多段速度取樣中，轉速變化會導致相關訊號（例如電流訊號或脈衝訊號）的頻率大幅波動。
PLL 的核心價值在於動態鎖定訊號頻率，使取樣能夠即時配合訊號變化。
1. 抑制頻率混疊（Frequency Aliasing）
根據 Nyquist 取樣定理，取樣頻率必須至少為訊號最高頻率的兩倍。
PLL 透過 VCO 動態調整取樣時脈頻率，使其持續追蹤輸入訊號頻率變化。
因此可避免：
- 低頻範圍過度取樣（Oversampling）
- 高頻範圍欠取樣（Undersampling）
- 固定取樣率造成的頻率混疊（Aliasing）
2. 抵抗動態干擾（Dynamic Interference）
當系統發生多段切換或轉速突變時，輸入訊號頻率可能快速變化。
PLL 中的：
- Loop Filter 可平滑誤差訊號
- VCO 可快速調整輸出頻率
即使在轉速切換過程中，仍能維持穩定的訊號追蹤能力。
3. 降低相位雜訊（Phase Noise）影響
環境電磁干擾可能造成訊號相位抖動（Phase Jitter）。
PLL 利用閉迴路回授機制進行相位修正，可有效抵消這類抖動現象，維持輸出訊號的相位穩定性。
結論
多段速度取樣的核心挑戰在於：
- 訊號頻率的動態變化
- 干擾雜訊的影響
PLL（Phase-Locked Loop）透過頻率追蹤與相位鎖定機制，實現取樣與訊號特性的即時同步，進而消除動態失配誤差。
因此，PLL 能夠有效提升多段速度取樣系統的抗干擾能力與準確度。
相關產品
Microchip dsPIC33FJ32MC204
相關應用筆記
Microchip：Sensorless Field Oriented Control of a PMSM
更多與 FOC 相關的內容 :