# 相位雜訊的概念

**URL:** <https://forum.digikey.com/t/topic/30225>\
**Category:** 產品技術提示\
**Created:** [April 17, 2023, 9:09am UTC](https://forum.digikey.com/t/topic/30225 "2023-04-17T09:09:19Z")\
**Posts on this page:** 1\
**Page:** 1

<div class="post-metadata">

**Author:** ![Barley\_Li](https://sea2.discourse-cdn.com/digikey/user_avatar/forum.digikey.com/barley_li/32/558_2.png) [@Barley\_Li](https://forum.digikey.com/u/Barley_Li)\
**Post date:** [April 17, 2023, 9:09am UTC](https://forum.digikey.com/t/topic/30225/1 "2023-04-17T09:09:19Z")

</div>

我們以鎖相迴路 PLL 的 LO（本振頻率）輸出為例，來看看相位雜訊的概念。 **相位雜訊** 是指當訊號到達系統接收端時，由於意外超前或滯後而產生的雜訊。

理想的LO輸出，是沒有雜訊或額外雜散頻率的。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/5/2/52bdf57c3c6b94d67e4da6145456076887888877.png)  
圖1：理想LO輸出（圖片來源：ADI）

但在實際應用中，相位雜訊像裙擺一樣出現在載波邊緣，如下圖所示。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/8/8/88a952469b24c8f3a6041b8d607773e90e957368.png)

圖2：實際LO輸出（圖片來源：ADI）

對於 **單邊帶相位雜訊** 的定義是：在某一偏移頻率處，在該頻率處1Hz頻寬內的訊號功率與訊號的總功率比值。

單邊帶相位雜訊 ![image](https://global.discourse-cdn.com/digikey/original/3X/9/1/91bea5d71e4c05b5d75d42f51526de2b728d6bd6.png) ，單位以dBc/Hz來表示。

我們可以將相位雜訊資料繪製到相對RF載波的頻率偏差中。

 ![image](https://global.discourse-cdn.com/digikey/original/3X/e/2/e2c6004460720963760e34d7cbf16188e497ba12.png)

圖3：相位雜訊繪圖方法（圖片來源：ADI）

除了單邊帶相位雜訊，對於通訊系統，從PLL角度來看，誤差向量幅度（EVM）和VCO阻塞也經常被使用。

更多訊息:

- [理想時鐘訊號與實際時鐘訊號的比較](https://forum.digikey.com/t/topic/30223)
- [誤差向量幅度（EVM）與 VCO 阻塞的定義](https://forum.digikey.com/t/evm-vco/30228)