抖动 浅谈

作者: Digi-Key 工程师 Robert Fay

抖动的定义为

  1. 数字信号在重要的瞬时上偏离理想位置的短期变化。
  2. 与事件的理想时间点的偏差。

因此,“抖动”一词描述的是系统内的计时误差。

时钟抖动实际上并不会改变正在传输的信息的物理内容,而只会改变其送达的时间。这是否会影响最终解码输出还要视情况而定。

抖动与漂移

时间变化分为两类:抖动和漂移。

漂移

  • 缓慢发生的时间变化
  • 频率为0到10Hz的抖动——漂移通常是由温度变化引起的。

抖动

  • 时钟抖动会对系统造成许多不良影响,例如数据损坏和AC时序违规。
  • 时间抖动会不断降低电气系统的性能,但是对更高数据速率和更低逻辑摆幅的追求使得人们越来越关注其表征。
  • 表征在帮助定义、识别和测量抖动方面起着重要作用。因此,需要设置合规标准和设计规范。

所有电路都会存在一些漂移,但通常不会引起太多关注。然而,抖动却使许多开发人员经常夜不能寐。

你可能听说过几种类型的抖动。
周期性、相邻周期、时间间隔、固有、随机、模式依赖、边界、正弦和高斯,但基本上它们都属于两种类别。固有或随机

固有

  • 有时称为周期性抖动。这种抖动会以循环方式重复发生。它依赖于模式,且通常由耦合到系统中的外部固有噪声源引起,例如开关电源噪声或强RF载波。此外,它也可能由不稳定的时钟恢复PLL(锁相回路)引起。
  • 周期性抖动难以排除,并且在大多数情况下,我们必须改进时钟源才能消除由周期性抖动引起的音调。
  • 这种抖动始终以振幅为边界,且拥有特定的原因。
    - 串音
    - EMI
    - 开关电源噪声
    - 同步开关输出(SSO)
    - 设备函数依赖

周期性


我们来看看上述3个信号。

  • 第一个是没有抖动的理想时钟。
  • 第二个是正在调制的时钟。
  • 第三个显示了调制函数。

当函数较高时,会增加周期长度;当函数较低时,则会缩短时钟的周期长度。可以看到,如果测量11个周期,那么理想时钟和抖动时钟的测量结果是相同的。这就是测量抖动如此困难的原因,因此需要采用特殊的测试设备来执行。

随机抖动

随机抖动是无法预测的时间噪声。它没有可辨别的模式,并且会随着时间的推移而增加(也称为无边界),并将影响长期可靠性。

  • 具体原因包括:
    • 半导体晶体结构的热振动(噪声)。
    • 白噪声(由于半正则掺杂浓度而不够完美的价电子映射)
    • 过程异常
    • 闪光噪声(低频应用,常见于电阻、二极管、晶体管和开关)。

测量时钟抖动

时钟抖动的真正测量方法是计算时钟边沿随时间推移的精确位置。检查边缘位置的最直接方法是使用示波器。不幸的是,使用标准示波器测量的任何抖动都是由于触发不稳定造成的。因此,即便使用非常优质的示波器进行直接波形测量也无法测量有效的抖动。

使用配备了高速时钟抖动分析软件的高性能、宽带宽示波器是准确测量时钟抖动的关键。

这并不是说示波器不能用于观察抖动。

在波形方面,可以通过将示波器调整为显示一个完整的时钟周期来估计其峰-峰值。当示波器在第一个边缘触发时,可以在第二个边缘处看到周期抖动。

请注意,测量的抖动始终大于电路的真实抖动,因为测量的抖动还包括振荡器和示波器的抖动。

(从左到右)低抖动/高质量、中等、高抖动/低质量

上述图像通常称为“眼图”,每张图都是由噪声或抖动引起的边缘位置的累积图形画像。理想情况下,采样应该发生在“眼睛”的中心。随着边缘抖动的加剧,明显的眼睛形状开始闭合。
数字信号传输的质量越好,眼睛的白色空间就应该越大。

  • 最终眼图的白色空间的宽度可以简单地称为眼宽。如果眼图中包含充足的样本(数百万个三种时间段转换),则眼宽就可以准确测量在任何给定时间段内数据线处于稳定状态的时间量。这有助于充分了解允许的设置时间和保持时间。

  • 最终眼图的白色空间的高度称为眼高。如果眼图中包含充足的样本(数百万个三种时间段转换),则眼高就能告知接收器的VIH和VIL需要在何处正确地采样数据。

理想的最小抖动范围的屏幕截图

过度抖动的屏幕截图

减少抖动的方法

  • 滤波良好的电源。
    • 导致时钟抖动的主要因素是设计电源中存在明显的电压降。应在PCB上为设备电源和接地输入引脚正确布线,并始终保持稳定的设备电压。
  • 精心设计的电路板布局。
    • 良好的布局应保证噪声电流不会交叉耦合到时钟和信号线中。因此需要使用足够的独一接地层,以防止地面反弹和虚假振荡。
  • 在设计阶段谨慎选择时钟
  • 限制设备上的I/O和CPU活动。
  • 为PLL电源输入引脚提供适当的过滤。
  • 提供无频率噪声的参考时钟。
  • 在时钟抖动超出可接受的AC要求的系统上,将串联RC电路(RXFC+CXFC)添加到XFC引脚上,以实现PLL噪声抑制,从而支持PLL锁定条件的快速回复,以加宽的频率带宽。

总结
总而言之,我们可以使用各种方法来产生时钟频率。只要在设计阶段多花些时间来确定系统需求,即可有效地减少问题,并同时缩短纠正问题所花费的时间。这样还有助于确定各应用的成本效益方法。

英文原文链接:Jitter