淺談抖動 Jitter 現象

抖動的定義為 :

  1. 數位訊號在有效的瞬時上偏離理想位置的短期變化。

  2. 與事件的理想時間點的偏差。

因此,「抖動」一詞描述的是系統內的時序誤差。

時脈抖動其實並不會改變正在傳送的訊息的實體內容,而只會改變其送達的時間。這是否會影響最終解碼輸出還要視情況而定。

抖動與漂移(Wander)

時序變化分為兩類:抖動和漂移。

漂移 :

  • 緩慢發生的時序變化
  • 頻率為 0 到 10Hz 的抖動-漂移通常是由溫度變化引起的。

抖動 :

  • 時脈抖動會對系統造成許多不良影響,例如資料損壞和 AC 時序違規。

  • 時序抖動會持續降低電氣系統的效能,但是對更高資料速率和更低邏輯擺幅的追求使得人們越來越關注其表徵。

  • 表徵可在幫助定義、識別和測量抖動方面起著重要作用。 因此,需要設定合規標準和設計規範。

所有電路都會存在一些漂移,但通常不會引起太多注意。 然而,抖動卻使許多開發人員經常不能安心。

你可能聽過幾種類型的抖動。
週期性、相鄰週期、時間間隔、確定、隨機、模式依賴、邊界、正弦和高斯,但基本上它們都可歸納於兩個類別:確定或隨機

確定

  • 有時稱為週期性抖動。 這種抖動會以循環方式重複發生。 它依賴模式,通常由耦合到系統中的外部固有雜訊源引起,例如開關電源雜訊或強RF載波。 此外它也可能由不穩定的時脈恢復 PLL(鎖相迴路)所引起。

  • 週期性抖動難以排除,並且在大多數情況下,我們必須改進時脈源才能消除由週期性抖動引起的音調。

  • 這種抖動總是以振幅為邊界,並擁有特定的原因。
    – 串音
    – EMI
    – 開關電源雜訊
    – 同步開關輸出(SSO)
    – 裝置函數依賴

週期性

image

我們來看看上述 3 個訊號。

  • 第一個是沒有抖動的理想時脈。
  • 第二個是正在調變的時脈。
  • 第三個顯示了調變函數。

當函數較高時,會增加週期長度;當函數較低時,則會縮短時鐘的週期長度。 可以看到,如果測量 11 個週期,那麼理想時脈和抖動時脈的測量結果是相同的。 這就是為什麼測量抖動如此困難的原因,因此需要採用特殊的測試設備來執行。

隨機抖動

隨機抖動是無法預測的時序雜訊。 它沒有可辨別的模式,並且會隨著時間的推移而增加(也稱為無邊界),並將影響長期可靠性。

具體原因包括:

  • 半導體晶體結構的熱振動(雜訊)。
  • 白噪音(由於半常規摻雜濃度而不夠完美的價電子映射)
  • 過程異常
  • 閃光雜訊(低頻應用,常見於電阻、二極體、電晶體和開關)。

測量時脈抖動

時脈抖動的真正測量方法是計算時脈邊緣隨時間推移的精確位置。 檢查邊緣位置最直接的方法是使用示波器。 不幸的是,使用標準示波器測量的任何抖動都是由於觸發不穩定性造成的。 因此,即便使用非常優質的示波器進行直接波形測量也無法測量有效的抖動。

使用配備了高速時脈抖動分析軟體的高效能、寬頻寬示波器是準確測量時脈抖動的關鍵。

這並不是說示波器不能用來觀察抖動。

在波形方面,可以透過將示波器調整為顯示完整的時脈週期來估計其峰值對峰值。 當示波器在第一個邊緣觸發時,可以在第二個邊緣看到週期抖動。

請注意,測量的抖動始終大於電路的真實抖動,因為測量的抖動還包括振盪器和示波器的抖動。

image

(從左到右)低抖動/高品質、中、高抖動/低質量

上述圖像通常稱為「眼圖」,每張圖都是由雜訊或抖動引起的邊緣位置的累積圖形畫像。 理想情況下,採樣應該發生在「眼睛」的中心。 隨著邊緣抖動的加劇,明顯的眼睛形狀開始閉合。

數位訊號傳輸的品質越好,眼睛的白色空間就應該越大。

  • 最終眼圖的白色空間的寬度可以簡單地稱為眼寬。 如果眼圖中包含充足的樣本(數百萬個三種時間段轉換),則眼寬就可以準確測量在任何給定時間段內數據線處於穩定狀態的時間量。 這有助於充分了解允許的設定時間和保持時間。

  • 最終眼圖的白色空間的高度稱為眼高。 如果眼圖中包含充足的樣本(數百萬個三種時段轉換),則眼高就能告知接收器的 VIH 和 VIL 需要在何處正確地取樣資料。

理想的最小抖動範圍的螢幕截圖

過度抖動的螢幕截圖

image

減少抖動的方法

  • 濾波良好的電源。
    – 導致時脈抖動的主要因素是設計電源中存在明顯的電壓降。 應在 PCB 上為設備電源和接地輸入引腳正確佈線,並始終保持穩定的設備電壓。
  • 精心設計的電路板佈局。
    – 良好的佈局應確保雜訊電流不會交叉耦合到時脈和訊號線。 因此需要使用足夠的單一接地層,以防止地面反彈和虛假振盪。
  • 在設計階段謹慎選擇時脈
  • 限制裝置上的 I/O 和 CPU 活動。
  • 為 PLL 電源輸入引腳提供適當的過濾。
  • 提供無頻率雜訊的參考時脈。
  • 在時脈抖動超出可接受的 AC 要求的系統上,將串聯 RC電路(RXFC + CXFC)添加到 XFC 引腳上,以實現 PLL 雜訊抑制,從而支援 PLL 鎖定條件的快速回复,以加寬的頻寬 。

總結

總而言之,我們可以使用各種方法來產生時脈頻率。 只要在設計階段多花點時間來確定係統需求,即可有效地減少問題,並同時縮短糾正問題所花費的時間。 這樣也有助於確定各應用的成本效益方法。