コンパレータ は2つの異なる信号レベルを識別するのに用いる単純なデバイスです。しかし、入力信号のわずかなノイズ変動により、コンパレータが不安定になることがあります。出力レベルが短い時間上下変動するかもしれません。この問題を解決する最も簡単な方法はヒステリシスを追加することです。
ヒステリシスは、2つの異なる閾値レベルを作成できる正のフィードバック形態です。外部ヒステリシスを備えたコンパレータ回路を設計するとき、ヒステリシスの幅は、システムで予想されるノイズの最大のピークトゥピーク値よりも大きくしなければなりません。
以下の例は、TI のTLV3201 コンパレータの典型的なヒステリシス回路です。抵抗Rhはヒステリシスレベルを設定します。
- 出力がロジックハイ（5V）のとき、Rh はRx と並列になります。これにより、より多くの電流がRy に流れ込み、閾値電圧（VH）が2.7Vに上がります。入力信号は出力をロジックロー（0V）に遷移させるために、VH=2.7V を超えるレベルで駆動しなければなりません。
- 出力がロジックロー（0V）のとき、Rh はRy と並列になります。これにより、Ry への電流が減少し、閾値電圧が2.3Vに下がります。出力をロジックハイ（5V）に遷移させるために、入力信号はVL=2.3V 未満のレベルで駆動しなければなりません。
コンパレータの詳細な技術情報については、次の項目を参照してください。