비교기는 두 가지 다른 신호 레벨을 구별하는 데 사용되는 간단한 소자입니다. 입력 신호에 약간의 노이즈 변화가 발생해도 비교기를 불안정하게 만들 수 있습니다. 출력 레벨이 잠시 아래 위로 튈 수 있습니다. 히스테리시스의 추가는 이 문제를 해결하는 가장 쉬운 방법입니다.
히스테리시스는 두 개의 뚜렷한 임계값을 만드는 정귀환의 일종입니다. 외부 히스테리시스를 가지는 비교기 회로를 설계할 때, 히스테리시스의 양은 시스템에서 예상되는 최대 피크-투-피크 노이즈보다 커야 합니다.
다음은 TI사 TLV3201 (반전)비교기의 일반적인 히스테리시스 회로입니다. 저항 Rh가 히스테리시스 레벨을 설정합니다.
- 출력이 로직 하이(5V)이면, Rh는 Rx와 병렬입니다. 이로 인해 Ry에 더 많은 전류가 흘러 임계 전압(VH)은 2.7V로 상승합니다. 출력을 로직 로우(0V)로 전환하려면 입력 신호를 VH=2.7V 이상으로 구동해야 합니다.
- 출력이 로직 로우(0V)이면, Rh는 Ry와 병렬입니다. 이는 Ry로 흐르는 전류가 줄어들어 임계 전압(VL)은 2.3V로 감소합니다. 출력을 로직 하이(5V)로 전환하려면 입력 신호를 VL=2.3V이하로 구동해야 합니다.
비교기에 대한 보다 많은 기술 관련 정보는 다음을 참조하시기 바랍니다: