FET는 게이트 단자와 소스 단자 간의 전압을 사용하여 드레인 단자와 소스 단자 사이의 전류 흐름을 제어하는 3단자 반도체 소자입니다. 이 동작을 통해 FET는 전압 제어 저항, 증폭기 또는 스위치 역할을 할 수 있어서, 아날로그 및 디지털 전자 장치 모두에 적용될 수 있습니다.
다양한 유형의 FET를 사용할 수 있으며, 각 유형은 고유하게 변형된 소재, 구성 및 구조적 배치로 되어 있습니다. Digi-Key Electronics 웹 사이트의 “단일 FET, MOSFET” 제품 카테고리에서 모든 유형의 단일 패키지 FET 거의 전부를 확인할 수 있습니다. 다른 카테고리 중에는 “JFET” 및 “RF FET, MOSFET”에만 단일 패키지 FET가 포함될 수 있습니다. 이러한 소자를 별도의 카테고리로 분류하는 것은 현실적인 이유에서 타당합니다. 다른 제품 카테고리에 속하는 소자를 필요로 하는 사람이라면 알고 있을 것이며, 필요치 않은 사람이라면 이들을 피해 일반적인 “단일 FET, MOSFET” 제품 카테고리를 고수할 수 있습니다.
이 기사를 작성하는 시점에, Digi-Key는 “단일 FET, MOSFET" 제품 카테고리에 39,000개 이상의 개별 부품 번호를 보유하고 있었습니다. 다행히 Digi-Key의 파라미터 검색을 사용하여 모든 FET 유형에 공통적인 사양을 필터링할 수 있습니다. 이 방법은 성능 요구 사항에 따라 필터링함으로써 자연스럽게 사용자를 올바른 FET 유형으로 이끌어, 궁극적으로는 응용 분야에 가장 적합한 특정 FET로 안내합니다.
N채널(NMOS) 증가형 MOSFET
증가형 MOSFET(Metal-Oxide-Semiconductor FET)은 가장 널리 사용되는 FET 유형입니다. 아주 흔하기 때문에 여기에서는 전통적인 n채널 증가형 MOSFET의 기본 구조와 동작에 대해 먼저 설명하겠습니다. p채널 및 공핍형 소자를 다루는 이후 섹션에서는 독자가 n채널 증가형 섹션의 모든 정보를 읽고 이해하고 있다고 가정합니다.
기본 구조 및 동작
그림 1은 n채널 증가형 MOSFET의 단면을 보여줍니다. p형 기판이 바디에 사용되며, 2개의 과도핑된 n형 영역이 내부에 형성됩니다. 얇고 전기적으로 절연된 산화막이 두 n형 영역 사이를 길이로 가로질러 기판 표면 위에 성장합니다. 검은색 막대가 표시된 위치에 외부 도체를 연결할 수 있는 금속막 또는 다결정 실리콘막이 추가됩니다.
그림 1: n채널 증가형 MOSFET의 단면.
바디 연결부를 제외한 이 금속 연결 지점들이 모든 FET에 있는 친숙한 게이트, 드레인 및 소스 연결부를 구성합니다.
그림 2에서는 게이트-소스 연결에 충분한 양전압이 인가될 때, n형 채널이 p형 바디에 유도되는 것을 보여줍니다. 전도 채널을 처음 형성하는 데 필요한 전압은 문턱 전압이지만, 더 높은 게이트-소스 양전압이 인가되면 이 채널의 유동 음전하 밀도는 계속해서 증가합니다.
그림 2: n채널 증가형 MOSFET의 기본 동작.
유도 채널을 통해 드레인과 소스 간에 전류가 흐를 수 있습니다. 채널이 증가할수록 유동 음전하 밀도와 전도도가 더 커진다는 것을 의미합니다.
전류는 채널을 통해 양방향으로 흐를 수 있지만, n채널 FET 응용에서는 일반적으로 전류가 드레인에서 소스로 흐릅니다. 이유는 내부 바디 다이오드에 대해 설명하는 섹션에 자세히 나와 있습니다.
전계 효과
채널의 유동 음전하 밀도는 실제로는 게이트-소스 전압으로부터 발생하는 전기장에 의해 제어됩니다. 그림 3을 살펴보면 이 전기장을 시각화하는 데 도움이 될 것입니다.
그림 3: n채널 증가형 MOSFET의 산화막 맞은편에서의 양전하 축적.
게이트 금속에서의 양전하 축적과 유도된 n채널 내 음전하 축적을 보여줍니다. 이를 평행판 커패시터로 간주할 수 있습니다. 게이트와 채널이 판 역할을 하고, 산화막이 절연 유전체 역할을 합니다. 산화막에서 발생하는 전기장이 채널 내부의 유동 음전하 밀도를 제어하고 그로 인해 채널의 전도도를 제어하는 메커니즘입니다.
FET 유형마다 소재, 구성 또는 구조적 배치가 다르지만, 채널 전도도를 전압으로 제어하는 동일한 전계 효과 메커니즘이 모든 FET에 적용됩니다.
바디 연결
그림 2와 그림 3을 기민하게 관찰했다면 달리 언급하지 않은 세부 사항을 알아차렸을 것입니다. 두 경우 모두 게이트의 바이어스 전압은 소스와 바디를 기준으로 하며, 소스와 바디는 함께 연결되어 있어서 동일한 전압 전위를 유지합니다.
바디를 소스에 연결하면 전도 채널을 유도하는 데 도움이 됩니다. 바디를 적절하게 바이어스하지 않으면 MOSFET이 올바르게 작동하지 않을 수 있습니다. 상업적으로 판매되는 거의 모든 이산 소자 FET는 바디와 소스가 내부적으로 연결되어 있으며, 이 때문에 FET는 일반적으로 3단자 소자로 간주됩니다. 그림 4와 같이 이 연결은 일반적으로 MOSFET을 나타내는 데 사용되는 많은 회로 기호의 일부입니다.
그림 4: n채널 증가형 MOSFET의 회로 기호.
바디가 소스에 직접 연결되지 않은 이산 소자 FET는 드뭅니다. 설계자가 사용할 수 있도록 바디를 연결되지 않은 상태로 둘 경우 그림 5의 기호가 더 정확합니다.
그림 5: 외부 바디 연결부가 소스에 연결되지 않은 n채널 증가형 MOSFET의 회로 기호.
일부 드문 경우, 이산 소자 FET 제조업체에서 바디를 소스에 직접 연결하지 않고 다른 방식으로 바이어스함으로써 또 다른 엔지니어링 자유도로 바디를 사용할 수도 있습니다.
모놀리식 집적 회로는 이산 소자 FET와 다르며 일반적으로 공통 바디(벌크 기판)가 소자의 공급 전원 레일 중 하나에 연결되어 있습니다. 또한 회로도에서는 주로 더 단순한 FET 기호를 사용합니다. 그러면 다수의 개별 FET를 그려야 할 때 회로도 혼잡을 피할 수 있습니다.
내부 바디 다이오드 및 BJT
다시 한 번, 그림 4와 그림 5를 기민하게 관찰했다면 달리 언급하지 않은 세부 사항을 알아차렸을 것입니다. 바디에서 드레인 및 소스로 향하는 다이오드가 기호 안에 있습니다. 그림 4에서 바디-소스 다이오드는 내부 바디-소스 연결에 의해 단락되므로 표시되지 않습니다.
이러한 다이오드를 적절히 바디 다이오드라 부르며, JFET을 제외한 모든 FET 유형에 내재하고 있습니다. 그림 6은 바디 다이오드가 어디서 유래했는지를 보여줍니다. FET 구조에는 기판과 도핑 영역 사이에 pn 접합이 있습니다.
그림 6: 내부 바디 다이오드가 기호로 표시된 n채널 증가형 MOSFET의 단면.
n채널 FET 응용에서는 바디 다이오드의 극성 때문에 전류가 드레인에서 소스로 흐릅니다. 채널이 유도되지 않았더라도, 단락된 소스-바디 연결과 바디-드레인 다이오드를 통해 전류는 여전히 소스에서 드레인으로 흐를 수 있습니다. 따라서 일반적인 n채널 FET는 소스에서 드레인으로 흐르는 전류를 차단할 수 없습니다.
특정 DC-DC 컨버터와 같은 일부 응용 분야에서는 바디 다이오드가 정상 회로 동작에 실제로 사용됩니다. 반면에 양방향에서 전류를 차단해야 하는 특정 전원 선택기와 같은 다른 응용 분야에서는 필요한 FET 수가 2배로 증가합니다.
또한 맞닿아 있는 이 두 개의 pn 접합은 FET 내에서 내부 BJT(양극성 접합 트랜지스터)를 생성하지만, 단락된 바디-소스 연결로 사실상 소멸됩니다.
p채널(PMOS) 증가형 MOSFET
n채널 증가형 MOSFET에 대한 이전 설명이 이해되었다면 해당 지식을 시작점으로 활용하여 p채널 증가형 MOSFET을 쉽게 이해할 수 있습니다. 다음과 같이 변경되면 설명은 근본적으로 동일합니다.
- n형은 p형으로, 반대로 p형은 n형으로 변경됩니다.
- 전압 및 다이오드의 극성이 반전됩니다.
- 음전하의 경우 양전하로 대체되고, 반대로 양전하는 음전하로 대체됩니다.
- 전류는 유도 채널을 통해 여전히 양방향으로 흐를 수 있지만, p채널 FET 응용에서 전류는 일반적으로 소스에서 드레인으로 흐릅니다.
이러한 변경을 염두에 두시기 바라며, 그림 7은 간단한 p채널 증가형 MOSFET을 보여줍니다.
그림 7: p채널 증가형 MOSFET의 단면.
그림 8에서는 게이트-소스 연결에 충분한 음전압이 인가될 때, p형 채널이 n형 바디에 유도되는 것을 보여줍니다. 전도 채널을 처음 형성하는 데 필요한 전압은 문턱 전압이지만, 더 높은 게이트-소스 음전압이 인가되면 이 채널의 유동 양전하 밀도는 계속해서 증가합니다.
그림 8: p채널 증가형 MOSFET의 기본 동작.
그림 8에서 문턱 전압은 음전압 값으로 주어진 것으로 간주되므로, 전도 채널을 형성하려면 게이트-소스 전압이 문턱 전압과 같거나 더 큰 음수여야(더 작아야) 합니다. 때로는 FET 제조업체에서 이와 동일한 규칙을 사용합니다. 어떤 경우에는 문턱 전압을 양수로 제공하지만, 증가형 p채널 FET의 경우 이 값은 크기 값으로 이해해야 합니다.
유도 채널을 통해 소스와 드레인 간에 전류가 흐를 수 있습니다. 채널이 증가할수록 유동 양전하 밀도와 전도도가 더 커진다는 것을 의미합니다.
채널 전도도에 대한 전기장 제어 메커니즘은 동일하지만 극성은 반대입니다. 그림 9는 이를 보여줍니다.
그림 9: p채널 증가형 MOSFET의 산화막 맞은편에서의 음전하 축적.
내부 바디-소스 연결은 여전히 표준입니다. 기호가 약간 다른데, 바디 화살표와 바디 다이오드의 방향이 반전되어 있습니다.
그림 10: p채널 증가형 MOSFET의 회로 기호.
여전히 내부 바디 다이오드와 BJT는 있지만, BJT와 소스-바디 사이의 바디 다이오드는 내부 바디-소스 연결을 통해 사실상 다시 소멸됩니다.
그림 11: 내부 바디 다이오드가 기호로 표시된 p채널 증가형 MOSFET의 단면.
p채널 FET 응용에서는 바디 다이오드의 극성 때문에 전류가 소스에서 드레인으로 흐릅니다. 채널이 유도되지 않았더라도, 드레인-바디 다이오드와 단락된 바디-소스 연결을 통해 전류는 여전히 드레인에서 소스로 흐를 수 있습니다. 따라서 일반적인 p채널 FET는 드레인에서 소스로 흐르는 전류를 차단할 수 없습니다.
공핍형 MOSFET
공핍형 MOSFET은 앞서 언급한 증가형 소자들과 한 가지 중요한 물리적 차이점이 있습니다. 공핍형 MOSFET은 채널이 드레인과 소스 영역 사이에 물리적으로 주입되어 있습니다. 즉, 공핍형 소자의 경우 게이트-소스 전압이 0인 경우에도 전도 경로가 드레인과 소스 사이에 있습니다. 채널 전도도를 높이기 위해 증가형 소자와 동일한 방식으로 채널을 증가시킬 수 있지만, 또한 채널 전도도를 줄이거나 없애기 위해 채널에 전하 캐리어 공핍 영역이 유도될 수도 있습니다.
여기서는 논의되지 않지만 JFET는 그 구조로 인해 본질적으로 모두 공핍형 소자라는 사실에 주목할 필요가 있습니다.
n채널 공핍형 MOSFET
그림 12는 n채널 공핍형 MOSFET의 기본 구조를 보여줍니다.
그림 12: n채널 공핍형 MOSFET의 단면.
과도핑 영역 내의 음전하 캐리어와 n채널은 게이트-소스 전압이 0일 때 기본적으로 드레인과 소스 사이에 완전한 전도 경로를 제공합니다.
n채널 증가형 MOSFET에서 더 높은 게이트-소스 양전압을 인가하는 방식과 정확히 동일한 방식으로 음전하 캐리어의 밀도를 높일 수 있습니다. 앞서와 마찬가지로, 이 채널 증가는 전도도 향상으로 이어집니다. 채널의 전도도를 낮추려면 게이트 전압이 소스에 비해 상대적으로 낮아야 하며, 채널이 사실상 소멸되는 문턱 전압 값은 음수입니다. 전도도 감소는 게이트에 축적된 음전하가 주입 채널로부터 유동 음전하를 밀어낸 주입 채널 내 전하 캐리어 공핍의 결과입니다. 그림 13은 게이트-소스 전압이 0V 이상에서 문턱 전압 이하로 아래위로 변화할 때 n채널 공핍형 MOSFET에서의 증가와 공핍 모두를 시각적으로 보여줍니다.
그림 13: n채널 공핍형 MOSFET의 기본 동작.
공핍형 소자를 제대로 나타내려면 회로도 기호 또한 변경해야 합니다. 그림 14는 n채널 공핍형 MOSFET의 기호를 보여주며, 등가인 증가형과 유일한 차이점은 바디를 가로질러 드레인과 소스를 연결하는 실선입니다.
그림 14: n채널 공핍형 MOSFET의 회로 기호.
이 실선을 주입 채널로 간주할 수 있습니다. 반면에 이전 그림4 증가형 소자의 분할된 드레인, 바디, 소스 선은 주입 채널의 부재를 나타냅니다.
p채널 공핍형 MOSFET
이산 소자로 사용할 수는 없지만, 완성도를 위해 p채널 공핍형 MOSFET을 여기에서 논의합니다. 그림 15는 p채널 공핍형 MOSFET의 기본 구조를 보여줍니다.
그림 15: p채널 공핍형 MOSFET의 단면.
과도핑 영역 내의 양전하 캐리어와 p채널은 게이트-소스 전압이 0일 때 기본적으로 소스와 드레인 사이에 완전한 전도 경로를 제공합니다.
p채널 증가형 MOSFET에서 더 높은 게이트-소스 음전압을 인가하는 방식과 정확히 동일한 방식으로 양전하 캐리어의 밀도를 높일 수 있습니다. 앞서와 마찬가지로, 이 채널 증가는 전도도 향상으로 이어집니다. 채널의 전도도을 높이려면 게이트 전압이 소스에 비해 상대적으로 낮아야 하며, 채널이 사실상 소멸되는 문턱 전압 값은 양수입니다. 전도도 감소는 게이트에 축적된 양전하가 주입 채널로부터 유동 양전하를 밀어낸 주입 채널 내 전하 캐리어 공핍의 결과입니다. 그림 16은 게이트-소스 전압이 0V 이하에서 문턱 전압 이상으로 아래위로 변화할 때 p채널 공핍형 MOSFET에서의 증가와 공핍 모두를 시각적으로 보여줍니다.
그림 16: p채널 공핍형 MOSFET의 기본 동작.
공핍형 소자를 제대로 나타내려면 회로도 기호 또한 변경해야 합니다. 그림 17은 p채널 공핍형 MOSFET의 기호를 보여줍니다.
그림 17: p채널 공핍형 MOSFET의 회로 기호.
MOSFET 동작 요약 표
| n채널 증가형 | p채널 증가형 | n채널 공핍형 | p채널 공핍형 | |
|---|---|---|---|---|
| 기호 |  |
 |
 |
 |
| 일반 응용 분야에서 채널 전류의 흐름 방향 | 드레인에서 소스로 | 소스에서 드레인으로 | 드레인에서 소스로 | 소스에서 드레인으로 |
| 게이트-소스 전압이 0일 때 전도 채널 존재 | 없음 | 없음 | 있음 | 있음 |
| 채널 전도도를 높이는 방법 | 게이트-소스 전압 높이기 | 게이트-소스 전압 줄이기 | 게이트-소스 전압 높이기 | 게이트-소스 전압 줄이기 |
| 게이트-소스 문턱 전압 | 양전압 | 음전압 | 음전압 | 양전압 |
| 전도 채널이 차단되는 게이트-소스 전압 | 문턱 전압보다 작을 때 | 문턱 전압보다 클 때 | 문턱 전압보다 작을 때 | 문턱 전압보다 클 때 |
참고:
- MOSFET 기호에서 종종 바디 다이오드가 생략되지만, 바디 다이오드는 명시적으로 표시되지 않더라도 항상 존재합니다.
- 게이트-소스 문턱 전압은 p채널 증가형 소자와 n채널 공핍형 소자의 경우에도 양수 값(크기)으로 주어질 수 있지만, 실제로는 항상 음수 값이라는 사실을 이해해야 합니다. Digi-Key의 파라미터 데이터에는 모든 게이트-소스 문턱 전압이 양의 값으로 등록되어 있습니다. 따라서 규격서에 사용되는 규칙에 관계없이 제조업체 간에 편리하게 비교할 수 있습니다.
- 문턱 전압을 게이트-소스 전압이 아닌 소스-게이트 전압으로 표현할 수도 있습니다. 이는 측정을 위해 기준 방향을 변경하여 전압의 기호만 반전시킨 것으로, 소자 자체는 동일하게 동작합니다.
- 이산 소자로 사용할 수는 없지만, 완성도를 위해 p채널 공핍형 MOSFET을 여기에 포함합니다.
참고 자료:
- Sedra, Adel S. and Smith, Kenneth C. “Chapter 4: MOS Field-Effect Transistors (MOSFETs).” Microelectronic Circuits 5th ed. New York: Oxford University Press, 2004. Print.
- “Product Index, Discrete Semiconductor Products, Transistors” Digi-Key Electronics. Web. 07 Oct. 2015. https://www.digikey.kr/ko/products/category/discrete-semiconductor-products/19.
- “Product Index, Discrete Semiconductor Products, Transistors, FETs MOSFETs, Single FETs, MOSFETs” Digi-Key Electronics. Web. 28 Oct. 2015. https://www.digikey.kr/ko/products/filter/transistors/fets-mosfets/single-fets-mosfets/278.
- Walkey, David J. “MOSFET Operation.” Carleton University. Web. October 9, 2015. http://www.doe.carleton.ca/~tjs/21-mosfetop.pdf.
- “Si3831DV.” Vishay Siliconix. Web. 12 Oct. 2015.
https://www.digikey.kr/ko/htmldatasheets/production/830247/0/0/2/si3831dv. Lafferty, Steve. “Hands-On: Get Started in Analog IC Design and Fab.” EETimes, 11 June 2009. Web. 12 Oct. 2015. http://m.eet.com/media/1051267/C0386-Figure5.gif.- Sattar, Abdus. “Power MOSFET Basics.” IXYS Corporation. Web. 12 Oct. 2015. http://www.ixys.com/Documents/AppNotes/IXAN0061.pdf.
- Jaunay, Serge and Brown, Jess. “DC-to-DC Design Guide.” Vishay, 10 Oct. 2002. Web. 12 Oct. 2015. http://www.vishay.com/docs/71917/71917.pdf.
- “LTC4225 Dual Ideal Diode and Hot Swap Controller.” Linear Technology, 2011. Web. 12 Oct. 2015. http://cds.linear.com/docs/en/datasheet/422512f.pdf.
- “MOSFET with Actual Pin for Body.” Electrical Engineering - Components. Stack Exchange, 11 Aug. 2015. Web. 14 Oct. 2015. http://electronics.stackexchange.com/questions/185109/mosfet-with-actual-pin-for-body
- Dodge, Jonathan. “Power MOSFET Tutorial.” Microsemi. Microsemi – Advanced Power Technology, 02 March 2006. Web. 14 Oct. 2015. http://www.microsemi.com/document-portal/doc_view/14692-mosfet-tutorial.
- “BSS84.” Fairchildsemi Home > Products > Descretes > FETs > MOSFETs. Fairchild Semiconductor, 2002. Web. 20 Oct. 2015. https://www.onsemi.com/products/discrete-power-modules/mosfets/BSS84.
- “STT4P3LLH6.” ST Home > Sense & Power and Automotive Products > Power Transistors > Power MOSFETs > P-channel STripFET -20 V to -500 V. ST Microelectronics, Dec. 2014. Web. 20 Oct. 2015. http://www.st.com/web/en/resource/technical/document/datasheet/DM00084060.pdf.
- Harrison, Linden. “An Introduction to Depletion-Mode MOSFETs.” Aldinc. Advanced Linear Devices. Web. 26 Oct. 2015. http://www.aldinc.com/pdf/IntroDepletionModeMOSFET.pdf.
“Lab 4 – JFET Circuits I.” Berkeley. University of California at Berkeley, 2013. Web. 26 Oct. 2015. http://socrates.berkeley.edu/~phylabs/bsc/PDFFiles/bsc4.pdf.- Stiles, Jim. “The Depletion MOSFET.” Ittc.ku > people > jstiles > 312 > handouts. The University of Kansas, 14 Nov. 2004. Web. 28 Oct. 2015. http://www.ittc.ku.edu/~jstiles/312/handouts/The%20Depletion%20NMOS%20Transistor.pdf.
“Body Effect.” OnMyPhD. Web. 27 Oct. 2015. http://www.onmyphd.com/?p=body.effect&ckattempt=1.Whites, Keith. “EE 320 Lecture 25: Enhancement Type MOSFET Operation, p-channel, and CMOS.” SDSMT > classes > ee320 > notes. South Dakota School of Mines and Technology, 2009. Web. 27 Oct. 2015. http://whites.sdsmt.edu/classes/ee320/notes/320Lecture25.pdf.
