儘管具有性能優勢，GaN FET 仍帶來哪些設計挑戰？

[Angus_Lai]

低電壓 GaN 降壓式 DC‑DC 轉換器在尺寸與性能上都明顯優於矽基器件，但同時也引入新的設計挑戰。

GaN 器件的柵極‑源極電壓容限更為嚴格（典型長期可靠性限制為 +6V / –4V），因此需要非常精準的柵極電壓控制、準確的高側柵極量測，以及處理超高速開關速度的能力，而這些速度往往超出傳統柵極驅動器與量測設備的極限。

若沒有進行謹慎的設計與量測，過度的 電壓過衝（overshoot） 或 振鈴（ringing） 都可能輕易損壞器件。

---

Analog Devices 的 GaN 最佳化控制器

GaN RF FET、MOSFET

GaN FET、MOSFET 陣列

---

相關文章：

• GaN FET 可提高功率密度和效率 | DigiKey
• SiC 與 GaN 如何重塑各產業的電源系統
• 為何 GaN FET 正在現代 DC-DC 轉換器設計中逐步取代矽基 FET？
• 為什麼測量 GaN 的柵極訊號需要特殊探棒？
• 為什麼傳統的自舉（Bootstrap）柵極驅動電路會在 GaN 設計中造成問題？