NAND 게이트가 범용적인 논리 게이트로 여겨진다는 점은 잘 알려진 사실입니다. 논리 게이트는 일반적으로 트랜지스터와 기타 부품들의 시스템으로 구성되며, 제조업체에 따라 복잡한 디자인 내에서 모든 것이 달라집니다. 제조업체 수준의 복잡성과 관계없이, NAND 게이트와 동일한 입력/출력 동작을 하는 네 개의 MOSFET 트랜지스터로 만들어진 꽤나 괜찮고 단순한 모델이 있습니다. 아래는 회로도 입니다:
상부에는 “하이 사이드” 구성으로 알려진 두 개의 P-채널 MOSFET이 있으며, 하부에는 “로우 사이드” 구성으로 알려진 두 개의 N-채널 MOSFET이 있습니다.
간단히 말하면 “하이 사이드” 구성 하나의 예상 출력은 입력의 반대(즉, 온 입력의 결과는 오프 출력이 되며 반대도 마찬가지 입니다)인 반면, “로우 사이드” 구성은 입력을 따릅니다(즉, 온 입력의 결과는 온 출력이 되며 반대도 마찬가지 입니다). 글로 된 좋은 설명이긴 하지만, 어떻게 회로가 작용하는지에 대해 항상 잘 이해할 수 있는 것은 아닙니다. MOSFET이 있는 곳에 "스위치"를 겹침으로써 보다 나은 비유를 찾았습니다. "하이 사이드"를 구성하는 P-MOS 트랜지스터는 게이트에 입력 전압이 없으면 상시 닫힘 스위치와 동일합니다. "로우 사이드"를 구성하는 N-MOS 트랜지스터는 게이트에 입력 전압이 없으면 상시 열림 스위치와 동일합니다.
아래는 모든 가능한 상태에 대한 일련의 기능 다이어그램입니다:
두 입력 모두 로우
A는 로우, B는 하이
A는 하이, B는 로우
두 입력 모두 하이
왜 N-MOS 트랜지스터가 필요한지 알아내는 데 시간이 좀 걸렸지만, 출력이 0 또는 거의 0이 되기 위해서는 경로가 접지에 "단락"될 필요가 있기 때문입니다. N-MOS 트랜지스터 둘 모두의 입력이 하이이면 둘 모두 온이 되어 닫힌 스위치처럼 동작하기 때문에 온전한 경로를 제공합니다. 출력이 “정확히” 0은 안되겠지만, 표준에 따르면 로우로 인식될 만큼 충분히 낮습니다(트랜지스터에는 어느 정도의 전압 강하가 있어서 정확히 0은 아니지만 충분히 근접합니다). 5V=1이고 0V=0인 NAND 게이트의 진리표와 출력은 일치합니다(진리표에서 y는 일반적으로 출력을 의미합니다):
| A | B | y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
논리 게이트가 이미 만들어져 있는데 왜 이 주제를 다루는가? 게이트를 사용하기 전에 게이트가 어떻게 동작하는 지 검토하는 것이 때로는 중요하기 때문입니다. 트랜지스터가 포함되었다는 것은 전압 강하로 인해 공급 전압 대비 약간의 변화가 있다는 것을 항상 의미합니다. 그리고 이것이 “로우” 값과 “하이” 값으로 인식되는 값을 시스템에 알려주는 핵심 개념입니다. 기판으로 개발하기 전 회로 시험을 위한 시뮬레이션 소프트웨어에서 논리 게이트를 모델링하는 데 이 설정을 사용할 수도 있습니다. LTSpice에서 이 NAND 게이트 표현을 사용해 어떻게 모든 기본 논리 게이트를 모델링했는지 보여드릴 것입니다. 네, 해당 프로그램에는 이미 일부 전문적으로 만들어진 것도 있지만 기본과 다른 모델을 만든다면 여러분이 바닥부터 설계할 때 개념을 이해하는 데 도움이 될 수 있습니다.
실제로 만들어보고 싶으신가요? 동작을 확인하기 위해 브레드보드에 조합해 사용할 수 있는 부품 몇 가지가 있습니다:
| 간략한 설명 | Digi-Key 부품 번호 | 제조업체 부품 번호 |
|---|---|---|
| MOSFET N-CH 60V 32A TO220-3 | FQP30N06L-ND | FQP30N06L |
| MOSFET P-CH 40V 430MA TO92-3 | TP0604N3-G-ND | TP0604N3-G |
| 아두이노 우노 R3 ATMEGA328P 평가 기판 | 1050-1024-ND | A000066 |
아두이노의 5V 핀은 두 MOSFET을 모두 동작 시키기에 충분할 것이며, 시험 시 공급 전원을 어떻게 할 것인지는 여러분에게 달려 있습니다(또는 전압을 읽는 데 멀티미터를 사용하십시오).