PolarFire® SoC FPGAs erreichen die AEC-Q100-Qualifizierung für die Automobiltechnik

PolarFire® SoC FPGAs erreichen die AEC-Q100-Qualifizierung für die Automobiltechnik

Die robusten, stromsparenden Lösungen von Microchip Technology erfüllen die strengen
Automotive-Standards für Zuverlässigkeit unter rauen Bedingungen

Am 24. März 2025 wurde in CHANDLER, Arizona bekannt gegeben, daß Die PolarFire® System on Chip (SoC) F ield Programmable Gate Arrays (FPGAs) von Microchip Technology (Nasdaq: MCHP) die Q100-Qualifizierung des Automotive Electronics Council (AEC) erhalten haben. Die AEC-Q-Standards sind eine Richtlinie für integrierte Schaltkreise (ICs), die Streßtests zur Messung der Zuverlässigkeit von elektronischen Komponenten in Fahrzeugen verwenden. AEC-Q100-qualifizierte Bausteine haben strenge Tests durchlaufen, um nachzuweisen, daß sie den extremen Bedingungen in Automobilanwendungen standhalten können. Das PolarFire SoC FPGA wurde für den Automobilen Temperaturbereich 1 von -40°C bis +125°C qualifiziert.

Die PolarFire SoC FPGAs verfügen über eine eingebettete 64-bit Quad-Core RISC-V® Architektur, auf der Linux® und Echtzeitbetriebssysteme (RTOS) ausgeführt werden können, sowie über eine programmierbare Logik mittlerer Dichte von bis zu 500k Logik-Elementen (LE). Das SoC-FPGA ist für komplexe Anwendungen konzipiert, die einen niedrigen Stromverbrauch, hohe Leistung, außergewöhnliche Zuverlässigkeit und einen erweiterten Betriebstemperaturbereich erfordern. Bausteine mit der gleichen Dichte und dem gleichen Gehäuse haben eine skalierbare Sicherheit und sind über alle Temperaturbereiche hinweg Pin-Package-kompatibel, was sie für den Einsatz im Automobilbereich sowie in der Luft- und Raumfahrt und für militärische Anwendungen von -55°C bis 125°C geeignet macht.

Die SoC-FPGAs enthalten eingebettete Sicherheits- und Sicherheitsfunktionen zum Schutz der physischen, Geräte-, Design- und Datenintegrität. Die SoCs sind mit SEU-Immunität (Single Event Upset) ausgestattet, was die Zuverlässigkeit erhöht und das Risiko von Datenkorruption und Systemausfällen in anspruchsvollen Umgebungen wie LEO – Low Earth Orbit bzw. Space 2.0 verringert.

‘Das Erreichen der AEC-Q100-Qualifikation für die PolarFire SoC-FPGAs bestätigt, daß die Technologie unter schwierigsten Bedingungen funktioniert und unterstreicht das Engagement für die Bereitstellung robuster Lösungen, um die strengen Anforderungen der Automobilindustrie zu erfüllen|, sagte Bruce Weyer, Corporate Vice President der FPGA-Geschäftseinheit von Microchip.

‘Das besonders stromsparende Design und der RISC-V MPU-Kern ermöglicht es Automobilingenieuren, fortschrittliche, zuverlässige und energieeffiziente Lösungen für Automobilsysteme der nächsten Generation zu entwickeln.‘ PolarFire FPGAs und SoCs bieten Leistung und thermische Effizienz, wodurch die Notwendigkeit einer aktiven Kühlung entfällt und gleichzeitig eine hohe Integration, Sicherheit und Zuverlässigkeit auf Verteidigungsniveau gewährleistet werden. Mit einem hohen Maß an Skalierbarkeit halten sie die Leistung bei unterschiedlichen Temperaturbedingungen aufrecht und erfüllen die strengen Anforderungen unternehmenskritischer Umgebungen.

Entwicklungstools

PolarFire SoCs werden von Microchips Libero® SoC Design Suite, SmartHLS™, VectorBlox™ und Microchips Mi-V-Ökosystem von Partnerplattformen für die schnelle RISC-V-Anwendungsentwicklung unterstützt. Darüber hinaus steht eine Vielzahl von Kernen für geistiges Eigentum (IP) von Mikrochips und Partnern zur Verfügung, um die Markteinführungszeit zu beschleunigen.

Die Libero SoC Design Suite ist vom TÜV Rheinland für funktionale Sicherheit zertifiziert und erfüllt die ISO 26262 ASIL D-Standards für Automobilanwendungen. Kompatible Entwicklungsboards sind ebenfalls erhältlich.

Anwendungsbild: von Microchip Technology inklusive DigiKey-Logo

MPFS250T-1FCVG484I,

MPFS250T-FCVG484I &

MPFS250TS-1FCVG484I

sind die industrietauglichen PolarFire® Highrunner als FPGAs IC SOC mit eingebetteter RISC-V MPU im 484FCBGA-Gehäuse von
Microchip Technology.

Am Dienstag, 8. April 2025 um 15:00 Uhr Mittel-Europäische Sommer-Zeit (MESZ) wird unter dem Titel: Integration von FPGA-Hardware in das Verarbeitungssystem, Martin Kellermann einen Webcast via event.on24.com auch auf Deutsch hierzu veranstalten.

Bitte Registrieren Sie sich rechtzeitig hier: Multi-Language FPGA Webinars