程式碼下載
ram.vhd (2.4 KB)
特點
- 單埠 RAM 元件的 VHDL 原始碼
- 可配置記憶體大小
- 每個數據字的可配置寬度
- 綜合到大多數 FPGA 的內部記憶體區塊資源中
介紹
這詳細介紹了用 VHDL 編寫的單埠 RAM 電路。此記憶體元件從指定的記憶體位址輸出數據，並且如果寫入被確認定斷，則也會將輸入資料寫入該位址。它是使用 Quartus Prime 17.0.0 版本設計的。資源需求取決於實施情況。圖 1 說明了整合到系統中的 RAM 的典型範例。
圖 1. 範例實現
架構
此 RAM 採用先寫後讀架構。在寫入週期內，RAM 會在輸出埠讀取資料之前寫入數據，因此輸出埠上顯示的資料與正在寫入的資料相同，而不是正在覆蓋的舊資料。
配置 RAM
透過設定 ENTITY 中的 GENERIC 參數來配置 RAM。表 1 說明了參數。
表 1. 通用說明
連接埠說明
表 2 說明了 RAM 的連接埠。
表 2. 連接埠說明
結論
這個可程式邏輯 RAM 是一個簡單的單埠記憶體元件，它從指定的記憶體位址輸出數據，並且如果寫入被確認定斷，則將輸入資料寫入該位址。記憶體位置的數量和資料寬度都是可配置的。