연산 증폭기 기초

한국 기술 지원 포럼
1

작성자: Taylor Roorda

서론

연산 증폭기(op amps)는 많은 전자 설계의 기본 구성 요소 중 하나이며, 용도가 매우 다양하고 거의 모든 응용 분야에 적용될 수 있습니다. 소신호를 크게 증폭하는 단순한 작업부터 고급 아날로그 신호 처리까지 다양한 용도로 사용됩니다. 아래 기사에는 이 문서를 작성할 당시 Digi-Key 웹 사이트에서 주로 사용되던 파라미터를 중심으로 연산 증폭기를 설명하는 데 사용되는 기본 파라미터를 요약합니다.

1205×1024 15.5 KB

이미지 출처: Wikimedia Commons / CC-BY-SA-3.0 / GFDL

이상적인 모델

실제 연산 증폭기의 사양을 살펴보기 전에 기준을 설정하기 위한 이상적인 연산 증폭기 모델을 이해하는 것이 중요합니다. 이상적인 모델은 설계와 관련된 계산을 더 쉽게 만들기 위해 존재하지만, 실제로는 존재할 수 없습니다. 이상적인 연산 증폭기의 몇 가지 특성은 다음과 같습니다.

  • 무한한 이득
  • 무한한 입력 임피던스
  • 무한한 대역폭: 연산 증폭기의 이득은 주파수의 영향을 받지 않습니다.
  • 무한한 슬루율: 연산 증폭기의 출력은 필요에 따라 빠르게 변경될 수 있습니다.
  • 제로 입력 바이어스 전류: 전류가 입력 단자로 흐르지 않습니다.
  • 제로 입력 오프셋 전압: 입력이 동일할 경우 연산 증폭기의 출력은 0입니다.

아래에서 실제 파라미터를 살펴볼 때 이 파라미터들을 염두에 두십시오.

사양

대부분의 IC와 마찬가지로 연산 증폭기에는 유의해야 할 다양한 사양이 있습니다. 다음 목록은 연산 증폭기 제품군의 Digi-Key 필터에 사용되는 파라미터들을 보여줍니다.

  • 증폭기 유형

    • 대부분의 연산 증폭기는 범용 범주에 속하지만, 일부 연산 증폭기는 많은 다른 범주에 속할 수 있습니다.
    • 오디오 - 이 연산 증폭기는 오디오의 낮은 잡음 및 왜곡에 최적화되어 있습니다. 이 범주의 증폭기에는 출력 전력 스테이지가 없습니다.
    • 버퍼 - 이 연산 증폭기는 일반적으로 단위 이득을 가진 아날로그 버퍼로 사용되도록 미리 구성되어 있습니다. 이 연산 증폭기는 일반적으로 하나의 입력만 가지고 있으며 일반 연산 증폭기로 사용될 수 없습니다.
    • CMOS - 기존의 바이폴라 공정 대신 CMOS 공정 기술이 연산 증폭기에 사용됩니다. 일반적으로 CMOS 연산 증폭기의 입력 임피던스는 바이폴라 소자보다 더 높고 전력 소비는 더 낮습니다.
    • 전류 피드백 - 이 연산 증폭기의 출력은 전압이 아닌 전류에 비례합니다. 이 연산 증폭기는 일반적으로 빠른 슬루율과 주파수에 무관한 이득을 가집니다.
    • 전류 감지 - 출력 전압이 저항기를 통과하는 전류에 비례하는 저항기에서 작은 전압 강하를 측정하는 데 사용되는 연산 증폭기입니다.
    • 차동 - 모든 연산 증폭기는 엄밀히 차동 증폭기이지만, 종종 단일 신호를 증폭하는 데 사용됩니다. 차동 증폭기는 두 신호의 차이를 증폭하도록 설계되었습니다.
    • 계측 - 이 증폭기는 대부분 3개의 개별 증폭기로 구성됩니다. 일반적으로 입력이 버퍼 증폭기를 통과한 다음 차동 증폭기에 공급됩니다. 이 증폭기는 높은 정밀도, 높은 입력 임피던스 및 높은 개방 루프 이득을 가지도록 설계되었습니다.
    • 절연 - 입력을 출력과 물리적으로 분리하기 위한 광절연기가 내장된 연산 증폭기입니다.
    • JFET - JFET 공정으로 제조되는 연산 증폭기입니다. 바이폴라 소자에 비해 입력 임피던스는 더 높고 입력 바이어스 전류는 더 낮습니다.
    • 제한 - 출력 전압을 내부적으로 클램핑할 수 있는 증폭기입니다.
    • 대수 - 출력이 레퍼런스를 기준으로 입력의 로그에 비례하는 증폭기입니다.
    • 전력 - 출력 전력 스테이지를 포함하는 연산 증폭기이며 일반 연산 증폭기보다 더 많은 전류를 소싱할 수 있습니다.
    • 프로그래밍 가능 이득 - 디지털 방식으로 프로그래밍 가능한 가변 이득을 가진 연산 증폭기입니다. 이 작업은 선택 핀 또는 직렬 인터페이스(예: SPI)를 통해 수행할 수 있습니다.
    • 샘플 앤 홀드 - 일반적으로 ADC와 함께 사용되는 이 증폭기는 변환이 완료될 때까지 출력 값을 유지합니다.
    • 트랜스컨덕턴스 - 전압 입력을 받아 전류 출력을 생성하는 증폭기입니다.
    • 트랜스임피던스 - 전류 입력을 받아 전압 출력을 생성하는 증폭기입니다.
    • 가변 이득 - 프로그래밍 가능 이득 증폭기와 비슷하지만, 디지털 방식이나 아날로그 전압으로 이득을 제어할 수 있습니다.
    • 전압 피드백 - 전류 피드백 증폭기로 명시되지 않는 한 모든 연산 증폭기는 전압 피드백을 사용합니다. 이 증폭기는 일반 연산 증폭기 검색에 포함되어야 합니다.
    • 제로 드리프트 - 온도에 따른 낮은 오프셋 드리프트 및 낮은 오프셋 전압으로 특징되는 연산 증폭기입니다.

  • 회로 개수

    • 단일 패키지에 포함되는 개별 연산 증폭기의 수이며, 일반적으로 1개, 2개 또는 4개입니다.

  • 출력 유형

    • 일반적으로 연산 증폭기는 규격서에 VOL 및 VOH로 지정된 범위 사이에서 스윙할 수 있는 단일 출력을 가집니다. 이 범위는 대체적으로 VSS ~ VDD 범위보다 훨씬 작습니다. 예를 들어 +/- 12V 전압이 공급되는 연산 증폭기의 출력 스윙은 +/- 10V에 불과합니다.
    • - (해당 없음) - 특별한 출력 유형이 없는 연산 증폭기는 Digi-Key 필터에서 점선 값으로 명시됩니다. 이 증폭기는 대부분의 연산 증폭기를 포함하며 대부분의 검색에 포함되어야 합니다.
    • 차동 - 이 연산 증폭기는 양의 출력과 음의 출력을 모두 포함합니다.
    • 레일 투 레일 - 연산 증폭기의 출력 전압 스윙이 기존 연산 증폭기보다 전력 레일에 더 가까울 수 있습니다. 일반적으로 밀리볼트 범위 내에 있습니다.
    • 오픈 드레인 - 연산 증폭기의 출력 핀이 트랜지스터의 드레인에 연결됩니다. 따라서 연산 증폭기는 전류를 싱크할 수만 있습니다.
    • 푸시풀 - 연산 증폭기의 출력 스테이지에 푸시풀 구성의 트랜지스터 쌍을 사용하며, 트랜지스터 중 하나는 전류를 소싱하고 다른 하나는 전류를 싱크합니다.

  • 슬루율

    • 슬루율은 연산 증폭기의 출력이 얼마나 빠르게 변경될 수 있는지의 척도입니다. 값은 단위 시간당 전압 변화(V/μS)로 정의됩니다.
    • 슬루율이 부적절하면 아래 그림과 같이 출력 파형이 왜곡됩니다. 이 왜곡을 방지하려면 작동 주파수가 다음과 같은 부등식을 충족해야 합니다:
      1000px-Slew-rate.svg.png
      1000px-Slew-rate.svg.png1000×800 16.9 KB

      이미지 출처: Yves-Laurent Allaert / Wikimedia Commons / CC-BY-SA-3.0 / GFDL
    • 빨간색 사각파는 예상 출력이고, 녹색파는 실제 왜곡된 출력입니다.

  • 이득 대역폭 곱

    • 이득 대역폭 곱(GBP)은 연산 증폭기의 주파수 응답을 설명합니다. 작동 주파수가 차단 주파수 이상으로 증가하면 연산 증폭기의 개방 루프 이득은 일정한 기울기로 선형적으로 감소합니다. 이득이 단위 이득에 도달하는 주파수를 GBP라고 합니다.
      1024px-Gain-bandwidth_product.svg.png
      1024px-Gain-bandwidth_product.svg.png1024×676 35.9 KB

      이미지 출처: Wikimedia Commons
    • 위 그림에서 살펴본 바와 같이 피드백을 사용하여 전체 이득을 줄이면 증폭기의 전체 대역폭이 증가합니다.
    • 예: GBP가 1MHz인 연산 증폭기의 이득은 1MHz에서 1이거나 10kHz에서 100입니다.

  • -3dB 대역폭

    • -3dB 지점은 연산 증폭기의 대역폭을 규정하는 다른 방식이며, 연산 증폭기 주파수 응답에서 이득이 감쇠하기 시작하는 지점에 해당합니다.

  • 입력 바이어스 전류

    • 실제 연산 증폭기의 유한한 입력 임피던스로 인해 입력으로 흐르는 소량의 전류를 입력 바이어스 전류라고 합니다.

  • 입력 오프셋 전압

    • 입력 오프셋 전압은 출력이 0이 되기 위해 필요한 입력 단자의 전압입니다. 값이 낮을수록 더 정밀한 연산 증폭기입니다.
    • 예: V+ = 5V 및 V- = 5V인 이상적인 연산 증폭기의 경우 출력 Vout = Av(V+ - V-) = 0V여야 합니다. 여기서 Av는 증폭기의 이득입니다. 하지만 연산 증폭기의 오프셋 전압이 10mV인 경우 출력이 0이 되는 조건은 V+ = 5.01V 및 V- = 5V입니다.

  • 공급 전류

    • 공급 전류는 부하가 연결되지 않은 상태에서 연산 증폭기로 흐르는 전류입니다. 대기 전류라고도 합니다.

  • 출력 전류

    • 연산 증폭기의 출력을 통해 흐를 수 있는 최대 전류입니다.

  • 공급 전압(단일/이중)

    • 연산 증폭기를 작동하는 데 필요한 전압의 범위입니다.
    • 단일 공급 연산 증폭기는 접지 및 양전압 레일만 필요합니다.
    • 이중 공급 연산 증폭기는 양전압과 음전압(예: +/- 15V)이 필요합니다.
    • 대부분의 최신 연산 증폭기는 단일 공급 또는 이중 공급으로 작동될 수 있습니다.

물론 이것이 연산 증폭기 사양을 나타내는 전체 목록은 아닙니다. 전고조파 왜곡, 공통 모드 제거비 등과 같은 특정 응용 분야에 중요한 다른 것들도 있습니다. 안타깝게도 Digi-Key는 웹 사이트에서 이러한 증폭기를 필터링할 수 없습니다. 하지만 제조업체에는 이러한 사양을 포함하는 자체 파라미터 검색 기능이 있습니다.

자세한 내용을 원하는 경우, TI에는 연산 증폭기 사양을 자세히 설명하는 훌륭한 백서가 있습니다.

일반 회로

연산 증폭기는 일반적으로 안정성을 유지하기 위해 부궤환을 가지는 폐쇄 루프 구성으로 사용됩니다. 이 경우, 입력 단자가 동일해질 수 있도록 하기 위해 연산 증폭기의 출력이 변경됩니다. 아래 예에서는 모두 부궤환을 사용합니다.

양의 피드백인 경우 연산 증폭기의 출력은 공급 전압 레일까지 스윙하거나 최대한 가깝게 스윙할 것입니다. 이는 이진 유형의 출력을 원하는 경우에 유용합니다. 하지만 이 경우 일반적으로 전용 비교기가 연산 증폭기보다 선호됩니다.

물론 더 많은 연산 증폭기 회로가 있습니다. 위 목록은 가장 일반적인 일부 토폴로지만 포함합니다. 더 많은 예시를 원하는 경우, TI에는 연산 증폭기 회로에 대한 다른 유용한 응용 노트가 있습니다.

결론

연산 증폭기는 아날로그 시스템에 일반적인 부품이며 다양한 용도가 있습니다. 응용 분야는 간단한 신호 증폭부터 전압 레퍼런스 생성, 필터 구현까지 다양합니다. 이 기사에서는 연산 증폭기 사양에 대한 기본 사항과 가장 일반적인 일부 연산 증폭기 회로에 대해 살펴보았습니다.



영문 원본: Op Amp Basics