突波抗擾度測試表明，裝置或設備在雷擊，或切換重載，或短路故障條件下，引起的工業電源突波等事件中的耐受能力。本文以 ADI 的 AD74115H 舉例，如何進行突波抗擾度測試。
1. 波抗擾度測試原理及詳細分析
首先明確測試目標：突波抗擾度測試旨在評估受試設備（EUT），在高能電源與互連線干擾（突波脈衝）下的性能。
1.1 突波抗擾度測試兩大主要部分：
突波脈衝產生器
通常透過源阻抗（例如 10Ω 的電阻、9µF 的串聯電容）直接耦合至訊號。
去耦合網路（ CDN ）
去耦合網路（CDN）通常包含（在抗擾度測試系統內）有助於在突波測試期間的保護電源或輔助設備。其中去耦合網路（CDN）中的電感，結合電源轉化器輸入電容，進而起到去耦合的作用。
然而，CDN 中使用的電感越高，預期振盪概率就越高。相反，轉換器輸入電容越高，振盪的概率就越低。
當 EUT 透過 CDN 連接，當前設計的電源轉換器可能無法啟動或出現振盪。在某些情況下，振盪可能會導致 EUT 損壞。
1.2 突波抗擾度測試關鍵參數：
直流電源的輸入電壓
結論：較高的直流電源輸入電壓，有利於測試。
根據標準 EN 50121-3-2 ，突波測試應在最大輸入工作電壓下執行。例如，電池電壓為 110V 時，應以 137.5V 進行測試。
務必要確保將直流電源電壓調整到足夠高，以補償 CDN 和輸入線的損耗。
舉例：使用 24V DC/DC 轉換器，功率為 300 W，CDN 串聯阻抗 0.5Ω，CDN 電壓降將為大約 7V。
同時，輸入電壓越高，預期振盪概率就越低。
負載輸出電流
結論：較低的負載輸出電流，有利於測試。
輸出功率越低，從電源吸取的輸入電流就越低。當負載足夠低時，振盪就會消失。
去耦合網路 CDN 的額定電流
結論：較低的去耦合電感，較低的串聯電阻，較高額定電流的 CDN，發生振盪的可能性較低。
在 IEC 61000-4-5 標準中，並未指定 CDN 電感參數。因此，市場上推出了各類 CDN 裝置，這導致部分測試實驗室使用具有相當高電感的 CDN，其中的 DC/DC 轉換器可能會發生振盪。相反，有的實驗室可能使用較低電感的 CDN，且沒有觀察到不穩定性現象。CDN 的通用電感約為 1mH（每極）。
IEC 61000-4-5 突波測試等級
| 等級 | 電壓峰值 (kV) |
|---|---|
| 1 | 0.5 |
| 2 | 1 |
| 3 | 2 |
| 4 | 4 |
2. 發生振盪的原因與可能的解決方案
無負載情況下，發生振盪的原因
開關 “SW” 打開後（或電路中引入其他變化／階躍），此 LC 電路中出現頻率為 “fr” 的諧波振盪。
fr = (1/2π) * (1/sqrt(L*C))
由於能量無法及時耗散，因此能量在電容和電感之間，以恆定的幅度長久持續地振盪。
可能的解決方案 – 導入耗散電阻
為了避免振盪的發生，可以導入耗散電阻（比如電阻“Rdump”），則電感和電容之間的能量傳輸就會有損耗，且振盪幅度會隨著時間的推移而減小。
連接了穩壓電源轉換器情況下，發生振盪的原因
如果連接了穩壓電源轉換器而非耗散元件（如電阻負載），則幅度不會減小，而是及時放大。
可能的解決方案 – 導入耗散電阻
若要補償這種影響，至少需要在電路中添加耗散電阻“R”。若要耗散足夠快，“R”的值應該越小越好。
電阻 “R” 的並聯（左圖），會在直流條件下導致額外顯著耗散。因此，最好串聯電阻 “Rs” 和電容器 “Cs”（右圖），以更有效地抑制振盪。
3. 減輕突波測試期間振盪的可用解決方案比較
除了導入耗散電阻之外，我們還可以透過調整輸入電容或者限制轉換器調節迴路頻寬，來減輕突波測試期間振盪。下面是三種方案的比較：
| 解決方案 | 優點 | 缺點 |
|---|---|---|
| 1) 耗散電阻與電容串聯組合 | 不需要突波限制器 | 需要板材空間 |
| 可用於單級設計 | 增加產品成本 | |
| 2) 輸入電容 | 可用於單級設計 | 需要突波限制器電路 |
| 需要較大的板材空間 | ||
| 增加產品成本 | ||
| 3) 限制轉換器調節迴路頻寬 | 不需要突波限制器 | 對單級設計無效 |
| 不影響產品成本 | 影響動態回應 |
4. ADI AD74115H 突波測試實例
根據 IEC 61000-4-5 工業環境標準：
-
突波為兩種波形的組合波：
上升時間 1.2μs 與 50μs 脈寬開路電壓
上升時間 8μs 與 20μs 脈寬短路電流 -
DUT（被測元件）在每個額定值下經受五次正突波和五次負突波。
每個突波之間的間隔為 1分鐘。對 AD74115H 輸出纜線進行突波測試，該纜線被視為 DUT 的非遮罩非對稱操作互連線。突波透過去耦合網路 CDN 117 施加到 I/O 和感測器。 -
CDN（去耦合網路）不影響 DUT 的指定功能條件。DUT 和 CDN 之間的互連線路長度應小於等於 2m。
4.1 硬體設定
為了確保 I/O 埠和感測器接腳以及用於內部數位輸出 FET 的完整性。
突波測試期間測試物件，需要測試下面這些特定物件，：
電壓輸出（以及透過重新配置 ADC 輸入節點的電壓輸入）
內部數位輸出
感測器接腳 sense_EXT1和 sense_EXT 2
突波相較於 IO_N（AGND）一次一個地耦合到每個端子，所有測試物件均使用非遮罩纜線。
對於電壓輸出測試物件，將6V配置為連接在 IO_P 和 IO_N 之間的 100kΩ 負載的輸出。測量（電壓輸入）被配置為 IO_P 至 IO_N，範圍為 0V 至 12 。
SENSE_EXT1 和 SENSE_EXT2 節點被選為診斷節點，並被配置為 0V 到 12V 範圍內 ADC 的輸入。兩個串聯的 AA 電池被用作每個 SENSE_EXTx 接腳的 3.1V 輸入。
對於內部數位輸出，在 IO_P 和 IO_N 之間連接 1kΩ 負載電阻器。該測量值被配置為對流過內部 RSET 的電流進行內部診斷。
4.2 軟體配置
使用的軟體是 AD74115H 評估板提供的評估軟體。在每次測試開始時，進行預測試配置。在放電之前，執行前測量流程。放電後，執行後測量流程。
預測試配置
重置 DUT
清除警報狀態暫存器
配置通道
配置 ADC 測量節點
配置 ADC 取樣速率為 20SPS
前測量與後測量流程
讀取並儲存警報狀態暫存器
清除警報狀態暫存器
讀取 ADC 數據
將資料保存到檔案中
4.3 性能表現總結
下表總結了突波試驗結果。對於數位輸出測試物件，不記錄偏差，因為精度取決於負載。測試驗證了數位輸出沒有意外關閉。警報狀態暫存器中的 ADC 轉換錯誤位元在每次測試後設置。ADC 誤差表示飽和誤差（ADC 測量讀數為滿刻度），表明在測試接腳上觀察到 >12V 的突波電壓。
| 測試等級 | 測試對象 | 前測試 | 後測量 | 偏差 (%FSR) | 表現 |
|---|---|---|---|---|---|
| 1 kV | 電壓輸出（Voltage Output） | 5.9942V | 5.9940V | −0.00016 | Class B |
| 感測器（SENSE EXT1） | 3.1086V | 3.1084V | −0.00016 | Class B | |
| 感測器（SENSE EXT2） | 3.1015V | 3.1017V | 0.00016 | Class B | |
| 內部數位輸出放出電流（Digital Output Internal Source） | 22.55mA | 21.98mA | N/A | Class B | |
| 內部數位輸出吸收電流（Digital Output Internal Sink） | 22.49mA | 22.49mA | N/A | Class B | |
| −1 kV | 電壓輸出（Voltage Output） | 5.9942V | 5.9940V | −0.00016 | Class B |
| 感測器（SENSE EXT1） | 3.1088V | 3.109V | 0.00016 | Class B | |
| 感測器（SENSE EXT2） | 3.1017V | 3.019V | 0.00016 | Class B | |
| 內部數位輸出放出電流（Digital Output Internal Source） | 22.55mA | 21.98mA | N/A | Class B | |
| 內部數位輸出吸收電流（Digital Output Internal Sink） | 22.49mA | 22.49mA | N/A | Class B |
常見的防止突波電流的零組件
對於小功率電源(最多幾瓦特)，增加一個串聯電阻，是一個簡單和實用的解決方案，以限制突波電流。但限制突波電流的電阻會造成功率損耗，不適合大功率裝置。
熱敏電阻
熱敏電阻是一種阻值隨溫度變化而發生較大變化的電阻元件，他們通常作為電流限制器。
熱敏電阻分為兩類：
這些突波電流限制器可用於各種配置和保護塗層，以適應幾乎所有應用。一般來說，串珠式熱敏電阻具有高穩定性和可靠性，回應時間快，在高溫下運行。磁片和晶片類型通常比串珠式的大，因此它們的回應時間相對較慢。然而，它們通常具有更高的耗散常數，因此在測量、控制和補償應用中能夠更好地處理功率。他們通常具有成本較低、更容易更換的特點。
總結：
突波抗擾度測試儀能模擬雷擊和開關操作產生瞬態過電壓干擾波，評估各種裝置的抗電磁干擾能力是否滿足要求。對於測量不同的受試裝置，還需要留意受試裝置自身的特點，增加合適的測試物件與流程，才能確保受試裝置各個部分的訊號完整性。
更多有關突波電流的技術文章，請點選以下連結，也歡迎大家在文未留言討論。
小編的話：
突波抗擾度測試是模擬雷電帶來的嚴重干擾進行試驗，並以此為評定裝置的電源線、I/O線以及通訊線的抗干擾能力提供依據。您在進行突波抗擾度測試時是否遇到過文章中提到的問題？您是如何解決相關問題的？相信本文提供的思路和參考可以為小夥伴們進行突波抗擾度測試提供有效的方法。有任何想法，歡迎留言、分享經驗和交流！