A2I09VD030NR1の放熱板の熱抵抗値を求めるために、Tj-Ta間の熱抵抗θjaが必要ですが、
データシートに掲載されていませんでした。
θjaを以下のように計算し、下記の条件で放熱板の熱抵抗値θfaを計算ました。
認識が合ってますでしょうか。
なお、Pdissとθjcの計算式はアプリケーションノート(AN1955)のP2を参照しました。
************** 条件 *****************
・PAE：33%
・Pin：3mW
・Pout：7.9W
・Ta：55℃
・Tc：100℃
・Tjmax:225℃（データシート）
・θcf（シリコンシート）＝0.3℃／W
Pdiss≒PDC－Pout ＝ [（Pout－Pin）／PAE]－Pout
＝ [（7.9W－3mW））／0.33]－7.9W ＝16.1W ←(AN1955より）
θja＝Tj－Ta／Pdiss ＝（225℃－55℃）／16.1W ＝10.6℃／W
θjc＝Tj－Tc／Pdiss ＝225℃－100℃／16.1W ＝ 7.8℃／W ←(AN1955より）
θfa(放熱板の熱抵抗値）＝θja－θjc－θcf ＝ 10.6－7.8－0.3＝2.5℃/W
1 Like
@HIRO_FPGA 様
毎度お世話になっております。
技術チームに問い合わせますので、
何卒よろしくお願いいたします。
@HIRO_FPGA さん
現在、調査をしておりますのでしばらくお待ち下さい。
すみませんが、つぎの2点を教えていただけませんでしょうか。
１．周囲温度55℃の環境で、Pdiss（16.1W）の電力損失を放熱させるためのヒートシンクの仕様をお求めになっていると理解しましたが正しいでしょうか。
２．条件として、Tc：100℃ とされていますが、この値はどのようにして決められたのかご教示いただけませんでしょうか。
[https://sea2.discourse-cdn.com/digikey/user_avatar/forum.digikey.com/matsumura_9111/45/6272_2.png]
Matsumura_9111https://forum.digikey.com/u/matsumura_9111 DK Employee
December 7
@HIRO_FPGAhttps://forum.digikey.com/u/hiro_fpga さん
１．周囲温度55℃の環境で、Pdiss（16.1W）の電力損失を放熱させるためのヒートシンクの仕様をお求めになっていると理解しましたが正しいでしょうか。
その解釈で合っています。
２．条件として、Tc：100℃ とされていますが、この値はどのようにして決められたのかご教示いただけませんでしょうか。
Tc:100℃はあくまで想定温度です。
実際のTcは、来年1月に基板に実装されたパワーアンプが納品予定です。そのときにTcを測定する予定です。
以上宜しくお願い致します。
1 Like
@HIRO_FPGA 様
ご回答ありがとうございます。
Tc:100℃はあくまで想定温度とのこと、承知いたしました。
ご提供いただきました、アプリケーションノートAN1955を読ませていただきました。
ご質問については、つぎのようにお答えいたします。
Pdiss≒PDC−Pout ＝[（Pout−Pin）／PAE]−Pout
＝[（7.9W−3mW））／0.33]−7.9W ＝16.1W ←(AN1955より）
コメント：これで正しいと思います。
θja＝Tj−Ta／Pdiss ＝（225℃−55℃）／16.1W ＝10.6℃／W
コメント：周囲温度55℃を想定した場合、θjaは10.6℃／W以下でなければならない、という意味では正しいと思います。
θjc＝Tj−Tc／Pdiss ＝225℃−100℃／16.1W ＝7.8℃／W ←(AN1955より）
コメント：Tc:100℃を想定した場合、θjcは7.8℃／W以下でなければならない、と言う意味では正しいと思います。
θfa(放熱板の熱抵抗値）＝θja−θjc−θcf ＝10.6−7.8−0.3＝2.5℃／W
コメント：これで正しいと思います。
よろしくお願い致します。
（ご参考）より詳細な計算
AN1955によると、マルチステージのICはStage別に熱計算をしなければならないと記載してあります。また、本商品のデータシートには、つぎのように各Stageの熱抵抗が記載してあります。
Stage 1：6.7℃／W
Stage 2：2.8℃／W
この値を使って計算するには、それぞれのStageでの消費電力の値が必要ですが、つぎのようにIdqの比で電力が消費されると仮定し、全体の温度計算をしてみました。
Pdiss at stage 1 = 16.1W x (46mA/200mA) = 3.7W
Pdiss at stage 2 = 16.1W x (154mA/200mA) = 12.4W
Tc:100℃を仮定しますと、上図から、それぞれのStageのジャンクション温度はつぎのようになります。
Tj at stage 1 = 100℃ + (6.7℃／W x 3.7W) = 124.8℃
Tj at stage 2 = 100℃ + (2.8℃／W x 12.4W) = 134.7℃
上記から、Tjmax＝225℃までには十分余裕がありますので、Stage 1とStage 2の消費電力配分が上記仮定と多少違っていても問題ないように思います。
なお、Tcは、Ta、Pdiss、およびθcf+θfaの関数であって、Tjやθjcの影響は受けないと思いますのでご注意下さい。
また、半導体デバイスのMTTFはTjが上昇すると急激に悪化しますので、Tcはできるだけ低い温度に設定する方がいいと思います。Tcを低くするのも大変ですが、このトレードオフの設定が熱設計のポイントのように思います。
詳細なご回答を頂きましてありがとうございます。
θfa(放熱板の熱抵抗値）＝θja−θjc−θcf ＝10.6−7.8−0.3＝2.5℃／W
は、計算上に特に問題ないということで承知しました。
以下「（ご参考）より詳細な計算」で頂いた内容についての確認と質問です。
１．AN1955によると、マルチステージのICはStage別に熱計算をしなければならないと記載してあります。
stage1および、Stage2は、データシートに記載されているTc:73℃、POUT：４W、変調方式：W-CDMA、
940MHzとした条件のデータで、そのときのIDQ1が46mA、IDQ2が154mAという解釈でよろしいでしょうか。
２．なお、Tcは、Ta、Pdiss、およびθcf+θfaの関数であって、Tjやθjcの影響は受けないと思いますのでご注意下さい。
Tcは計算上、Tc＝Tj－（θjc×Pdiss)が成り立つと思いますが、TcがTjやθjcの影響を受けない理由について
ご教授頂けませんでしょうか。
特に、Tjの温度が上昇すると必然的にTcも影響を受けて上昇すると考えます。
以上お手数ですが宜しくお願い致します。
1 Like
@HIRO_FPGA 様
いつもお世話になります。
ご確認、ありがとうございます。
ご質問につぎのように回答させていただきます。
１．Stage1および、Stage2は、データシートに記載されているTc:73℃、POUT：４W、変調方式：W-CDMA、940MHzとした条件のデータで、そのときのIDQ1が46mA、IDQ2が154mAという解釈でよろしいでしょうか。
（回答）はい、その通りです。ただし、条件が変化してもθjcの値は変わらないと理解しています。
２．Tcは計算上、Tc＝Tj－（θjc×Pdiss)が成り立つと思いますが、TcがTjやθjcの影響を受けない理由についてご教授頂けませんでしょうか。特に、Tjの温度が上昇すると必然的にTcも影響を受けて上昇すると考えます。
（回答）申し訳ありません、表現が正確ではありませんでした。数式上は仰るようにTcはTj,θjcの関数です。言いたかったことは、一定のPdissのもとでは、Tcは、Ta、Pdiss、およびθcf+θfaによって決定されるため、Tjやのθjcの影響は受けないということです。Tcは、Ta、Pdiss、およびθcf+θfaによって決定され、Tjは、Tc,Pdiss,およびθjcによって決まると思います。Tjは最後に決まります。
別の言い方をしますと、Pdissと各θが決まれば、「図.熱の流れ」で横軸の温度の相対値は決まりますが、絶対値はフローティングの状態です。横軸の絶対値が決まるのはどこかの温度が固定されたときです。本件ではTaが固定されますので、他のすべての温度（Tc,Tj）はTaを基準にして決定されると思います。
したがって、Tcを測定して分かることは、Pdissは別途正確に測定ができますので、Taおよびθcf+θfaが設計どおりに動作しているかということです。あと、Tcの実測値にもとづいて修正されたTjの推測値が分かります。
