〇質問1:
NXP社のA2I09VD030NR1のパワーアンプのVGS入力端子として以下の4つの端子がありますが、
それぞれの制御仕様が分かりません。
例えば、パワーアンプAをONまたはOFF制御するために、VGS1AとVGS2Aにそれぞれ何V
の電圧をかければよいのでしょうか。
VDS1AとVDS1Bの電源端子には、それぞれ48Vを印加します。
・VGS1A
・VGS2A
・VGS1B
・VGS2B
〇質問2:
VDS1AとVDS1Bの電源端子にそれぞれ48Vを印加した場合、48Vに対する許容差は何%
必要でしょうか。
1 Like
@HIRO_FPGA 様
NXP社のA2I09VD030NR1は、2段構成のRFアンプがA, Bの2系統含まれるICです。
データシートは次の通りです。
データシートp.2で、Figure 1 が本ICのブロック図です。A系統とB系統は同じものです。
ご質問1について:
データシートp.3で、Table 5 によると、
1段目のアンプ VGS1=0 V のとき、アンプはオフ
VGS1=1.8Vのとき、アンプがオン(VDS=10V)
VGS1=5.5Vのとき、アンプがオン(VDD=48V)
2段目のアンプ VGS2=0 V のとき、アンプはオフ
VGS2=1.8Vのとき、アンプがオン(VDS=10V)
VGS2=5.0Vのとき、アンプがオン(VDD=48V)
となっています。
なお、上記の 1.8V, 5V, 5.5V はいずれもTyp値で、Min値はそれぞれ 1.3V, 4.0V, 4.8V です。
Min値からアンプがオンになる可能性があります。
また、A系統とB系統は同じ仕様になります。
ご質問2について:
電源の48Vについては、仕様が何も記載されていません。
電源について、許容値を問題にされる理由を教えていただけませんか。
具体的な内容が分かれば、もう少しお調べすることができると思います。
スイッチング電源の内部発振回路や他の回路の影響で電源ラインにノイズが
加わるとICの性能に影響を及ぼすことがありますので、ノイズ対策として
ICの近くで電源ラインにコンデンサ(電解コンデンサ&セラミックコンデンサなど)
を入れることをお勧めします。
よろしくお願いします。
ご質問1について:
承知しました。データシートも参照して以下のように解釈します。
VDD=48Vを供給しますので、ONは、
・VGS1A=VGS2A=5.5V(Min:4.8V)
・VGS1B=VGS2B=5.0V(Min:4.0V)
OFFは、
・VGS1A=VGS2A=0V
・VGS1B=VGS2B=0V
ご質問2について:
>電源の48Vについては、仕様が何も記載されていません。
>電源について、許容値を問題にされる理由を教えていただけませんか。
>具体的な内容が分かれば、もう少しお調べすることができると思います。
⇒理由は、パワーアンプ(A2I09VD030NR1)が安定して動作するために電源電圧の
変動範囲が決められていると想定しているからです。
48VはDCDCコンバータでの供給を想定しています。
想定のDCDCは、48V±1%の許容差になります。
1 Like
@HIRO_FPGA 様
ご質問1について:
VDD=48Vを供給しますので、ONは、
・VGS1A=VGS2A=5.5V(Min:4.8V)
・VGS1B=VGS2B=5.0V(Min:4.0V)
OFFは、
・VGS1A=VGS2A=0V
・VGS1B=VGS2B=0V
と書かれていましたが、次のようになります。
VDD=48Vを供給しますので、ONは、
・VGS1A=VGS1B=5.5V(Min:4.8V)
・VGS2A=VGS2B=5.0V(Min:4.0V)
OFFは、
・VGS1A=VGS1B=0V
・VGS2A=VGS2B=0V
ご質問2について:
電源電圧の許容値についてですが、
・電源電圧が安定している場合:例えば、48Vが48.5Vでずっと一定になっている場合、
FETアンプの増幅率は相互コンダクタンスgmと負荷抵抗RLの積gmRLで表され、
電源電圧に依存しないため、アンプの増幅率は原理的に電源の影響はありません。
・電源電圧が変動する場合:例えば、48Vが48.5Vになったり47.5Vになったりする場合、
電源のノイズとして信号に影響を与えることがあります。そのため電源ラインに
コンデンサを入れ、ノイズを吸収するようにします。
よろしくお願いします。
〇質問1について
間違いのご指摘および、修正頂きましてありがとうございました。
内容について承知しました。
〇質問2について
承知しました。
1 Like
別件ですが、このパワーアンプの消費電流IDDを求めたいです。
以下の認識で合っていますでしょうか。
目的は、このパワーアンプ用のDC/DCコンバータを選定するためです。
以下の条件で使用することを想定しています。
Pout=39dBm(8W)
Pin:10mW
消費電力Pdiss= [(Pout-Pin)/PAE]-Pout
= [(8W-10mW))/0.33]-8W =16.2W
これより、消費電流IDDは、
IDD=Pdiss/VDD=16.2W/48V=337.5mA
となり、IDD:500mA、VOUT:48VのDC/DCコンバーが選定できると考えます。
1 Like
HIRO_FPGA様
承りました。調査を行いますので、
回答が入り次第、ご連絡さしあげます。
何卒よろしくお願いいたします。
HIRO_FPGA様
誠に畏れ入りますが、次回からは、
別件の場合は別のトピックを作成して頂くと
業務の都合上非常にありがたいです。
お手数おかけいたしまして、誠に申し訳ございませんが、
ご了承くださいませ。
何卒よろしくお願いいたします。
@HIRO_FPGA 様
データシートをレビューし確認いたしましたので、コメントさせて頂きます。
PAEを0.33と仮定すると、確かに消費電力Pdssは16.2Wになります。
しかし、電源が供給する電力Pdcは、消費電力に出力として外部に出ていく8W分を加える必要がありますので、合計の24.2Wになるように思いますがいかがでしょうか。
電源供給電力Pdc=(Pout-Pin)/PAE = (8W-10mW)/0.33 =24.2W
すなわち、
IDD=24.2W/48V=504mA
となり、IDDは337.5mAではなく、504mAが必要になると思います。
ご確認をお願い致します。
承知しました。
再確認しましたが、おっしゃる通りPoutの8Wを加える必要があり、
Pdcは24.2WとなりIDDは504mA以上流せるDC/DCコンバータ
の選定が必要と認識しました。
先に算出しました16.2W(Pdiss)は、パワーアンプデバイスで消費する熱量に
相当すると考ますので、パワーアンプの放熱板を設計する際に必要な
パラメータであると考えます。
ご対応ありがとうございました。
1 Like
HIRO_FPGA様
16.2W(Pdiss)は、パワーアンプデバイスで消費する熱量に相当し、パワーアンプの放熱板を設計する際に必要なパラメータとのこと承知いたしました。
ご存知だと思いますが、つぎのリンクに多数のLDMOSのアプリケーションノートがございますので、ご参考にしていただけたらと思います。
有り難うございました。
アプリケーションノートのご提供ありがとうございます。
今後の参考にさせて頂きます。
1 Like
A2I09VD030NR1(NXP社)のVDDの仕様について。
データシートのP1に"rated for 48V to 55"Vと記載されています。
これは定格で48V~55Vと解釈しますと、このデバイス用のDCDCコンバータの電源電圧は
48Vを下回らないように、例えば50V±2%(49V~51V)のように設計すべきでしょうか。
1 Like
ありがとうございます。
只今技術部署に確認させていただきますので、
返信が入り次第ご連絡差し上げます。
何卒よろしくお願い申し上げます。
また、恐れ入りますが、こちらは新規案件になりますので、
別のトピックで作成頂くと非常にありがたいです。
何卒よろしくお願い申し上げます。
@HIRO_FPGA 様
アメリカ本社の担当技術者に、電源電圧の誤差の影響を確認いたしましたが、
It shouldn’t cause any functional issues. ということで、問題ないようです。
もともと、アナログ回路ですので、多少電圧が下がっても、機能すると考えて
いましたが、上記のように±2%あるいは5%程度の変動は問題ないと言う事
です。
データシートの標準特性は、48Vで測定していますので、50Vではなく、48Vを
ご使用になったほうが、特性データをご利用できるのでよいと思います。
一般的に、電源は、標準電源の電圧を使用しますので、電源定格が、48V〜55V
と規定しているのは、標準電圧の48Vをご使用ください。ご都合で55Vくらいまで
上昇しても、ご使用いただけます、というくらいの意味であると考えます。
以上でご回答とさせていただきます。ご質問等ございましたら、ご返信ください。
よろしくお願いします。
標準電圧として48V使用が可能ということで承知いたしました。
以上宜しくお願い致します。
1 Like