在所有元件特性中，雜訊可能是一個特別具有挑戰性、難以掌握的設計課題。本文主要介紹電源雜訊對於高速 DAC 相位雜訊的影響。
DAC 相位雜訊來源
對於高速 DAC 來說，相位雜訊主要來自以下幾個方面：時鐘雜訊、電源雜訊，以及內部雜訊與介面雜訊。
其中最重要的兩個來源：時鐘雜訊與電源雜訊。本文主要介紹電源雜訊對於 DAC 相位雜訊的影響。
深入瞭解 ADI 的 DAC 晶片產品，請點選這裡>>
DAC 電源相位雜訊傳播路徑
晶片上的所有電路都必須透過某種方式供電，這就給雜訊傳播到輸出提供了很多機會。不同電路電源雜訊的傳播路徑也不一樣，下面著重指出了幾種常見的 DAC 電源雜訊傳播路徑。
如下圖，DAC 輸出端通常由電流源和 MOS 電晶體組成，MOS 電晶體引導電流通過正接腳或負接腳供電。電流源從外部電源獲得功率，任何雜訊都會反映為電流波動。
MOS 電晶體
電流源的雜訊可以經過 MOS 電晶體到達輸出端，但這僅解釋了雜訊的耦合現象。
要“貢獻”相位雜訊，此雜訊還需要透過 MOS 電晶體混頻到載波頻率。這裡的 MOS 電晶體，相當於一個平衡混頻器。
上拉電感
上拉電感是另一條雜訊路徑，雜訊從供電軌流至輸出端。
這裡任何供電軌和負載的變化，都會引起電流變化，從而又一次把雜訊混頻到載波頻率。
更多雜訊傳導路徑
一般來說，如果開關切換能夠把雜訊混頻到載波頻率，這些開關電路都是電源相位雜訊的貢獻者。
分析相位雜訊
對於上面提到的混頻現象，要快速模擬所有這些行為並且去改善是相當困難的。相反地，透過測量電源抑制比的做法，快速瞭解哪些電源對雜訊敏感，然後針對性地選擇一些高精度低雜訊的電源，才能事半功倍。
其他類比模組也會有類似的電源抑制比的分析，比如穩壓器、運算放大器和其他 IC，一般都會規定電源抑制比。
電源抑制性能衡量負載對電源變化的靈敏度，可用於這裡的相位雜訊分析。然而，這裡使用的不是抑制比，而是調製比：電源調製比（PSMR）。當然，傳統的電源抑制比（PSRR）依舊有參考意義。
我們專門調製一個雜訊去測試，下一步是獲得具體資料。
測量 PSMR
分析相位雜訊的很重要的一個方法便是測量 PSMR。
典型測量 PSMR 測試原理圖：
PSMR 測量可以分成三步：調製供電軌，獲取資料，分析資料。
-
調製供電軌
電源調製透過一個插在供電電源與負載之間的耦合電路獲得，疊加上一個由訊號產生器產生的正弦波訊號。 -
獲取資料
耦合電路的輸出透過一個示波器監控，以監控實際電源調製。最終得到的 DAC 輸出，由頻譜分析儀檢測得出。 -
分析資料
PSMR 等於從示波器顯示的電源交流分量與載波周圍的調製邊帶電壓之比。
以下是 PSMR 測量的幾個要點：
-
耦合電路： 耦合電路存在多種不同的耦合機制，耦合電路可以選擇 LC 電路，電源運算放大器、變壓器或專用調製電源。這裡使用的方法是 1:100 匝數比的電流檢測變壓器和函數產生器，建議使用高匝數比以降低訊號產生器的源阻抗。
-
電源調製： 1.2V 直流電源上疊加一個 500kHz 峰峰值電壓 38mV 訊號調製所得。
DAC ： 採用的是 ADI 的 AD9164。DAC 時鐘速度為 5GSPS。所得輸出在一個滿量程 1GHz、–35dBm 載波上引起邊帶。
將功率轉換為電壓，然後利用調製電源電壓求比值，所得 PSMR 為 –11dB。
AD9164 有八個電源，我們選擇重點，關鍵掃描以下四個電源：1.2V 時鐘電源、負 1.2V 和 2.5V 類比電源、1.2V 類比電源。結果圖下圖所示：
時鐘電源是最為敏感的供電軌，然後是負 1.2V 和 2.5V 類比電源，1.2V 類比電源則不是很敏感。加以適當考慮的話，1.2V 類比電源可由開關穩壓器供電，但時鐘電源完全相反：它需要由超低雜訊 LDO 供電，以獲得優質性能。
選擇超低雜訊的電源
LDO 的選擇
LDO 是久經考驗的穩壓器，尤其適合用來實現優質雜訊性能。對於敏感的電源軌道，也不是所有的 LDO 都可以勝任，依舊需要根據整體系統要求去選擇與測試。
測試的方法是：利用此 LDO 的頻譜雜訊密度曲線和 DAC PSMR 測量結果去比對。
舉例，某一電路，在初始的版本的時候，使用 LDO ADP1740，對比 LDO 的頻譜雜訊密度曲線和 DAC PSMR 測量結果，如下圖所示：
這證實了時鐘電源（上圖紅色的點）對雜訊的影響。改版後，更換使用 ADP1761，某些特定頻率處雜訊降低多達 10dB。
在 DigiKey 網站，可以根據參數來篩選合適的 DigiKey LDO，其中包括直接透過 PSRR（電源抑制比）來篩選的功能。
其他方案
但也不意味著除了 LDO，別的電源不可以用，根據整體系統要求，透過適當的 LC 濾波，開關穩壓器也可提供電源，進而簡化電源解決方案。但由於採用 LC 濾波器，所以應注意串聯諧振，否則雜訊可能變得更糟。對於諧振可透過對電路降低 Q 值——如給電路增加損耗性元件——加以控制。
下圖顯示了來自另一個設計的例子，其採用 AD9162 DAC。時鐘電源也是由 ADP1740 LDO 提供，但其後接一個 LC 濾波器。
原理圖中顯示了所考慮的濾波器，RL模型表示電感，RC模型表示主濾波電容（C1+R1）。
紅圈裡是原始的LC濾波電路，藍圈是為了減小Q值額外增加的損耗性元件。
濾波器響應如下圖所示，紅線是原始的LC電路響應曲線，藍線是改進後的響應曲線。我們看到Q值減小了。
我們再來看看，對於相位雜訊響應，藍線是原始的LC電路響應曲線，橙線是改進後的響應曲線，相位雜訊得到改進。
本文小結
雜訊不僅會因為電源選擇的不同而大不相同，而且可能受到輸出電容、輸出電壓和負載影響。應當仔細考慮這些因素，尤其是對於敏感的供電軌。
更多 DigiKey 可提供相關產品：
DigiKey ADI產品
DigiKey DAC產品
DigiKey 晶振產品
DigiKey LDO產品
DigiKey 開關電源產品
最後，如果喜歡這篇文章，認為它對你所有幫助，敬請分享 + 點讚 ！
更多有關 DAC 技術的文章，請點選以下連結，也歡迎大家在文未留言討論。