El Alchitry Au FPGA es una excelente plataforma que contiene el Xilinx Artix 7 XC7A35T-1C FPGA con sobre 33,000 células lógicas y 256MB de memoria DDR3 RAM. (Disponible en distintos grados de velocidad, rango de temperatura y voltajes operacionales)
El Alchitry FPGA platform Au edition, ofrece un total de 102 I/O pins con niveles lógicos de 3.3V, 20 de los cuales se pueden cambiar a niveles lógicos de 1.8V; Nueve entradas análogas diferenciales; Ocho LEDs de uso general, un reloj digital interno de 100MHz, que es flexible dentro del FPGA; un conector tipo USB-C para configurar y proveer potencia necesaria a la plataforma; Una interfaz de USB a Serial para la transferencia de información desde una computadora convencional. También, todas las plataformas Alchitry permiten el desarollo con el Lucid HDL.
El usuario puede añadir unas plataformas modulares con interconnección similares a los “shields” o “HATs” llamados elementos, el Alchitry Au FPGA puede expandir sus capacidades de I/O con circuitos externos con espacios para prototipos, botones, indicadores como LEDs, etc
El siguiente Lucid HDL fue usado en este demo,
module blinker (
input clk, // clock
input rst, // reset
output blink // output to LED
) {
dff counter[26](.clk(clk), .rst(rst))
always {
blink = counter.q[25]
counter.d = counter.q + 1
}
}
también con el siguiente módulo alchitry_top presentado a continuación,
module alchitry_top (
input clk, // 100MHz clock
input rst_n, // reset button (active low)
output led[8], // 8 user controllable LEDs
input usb_rx, // USB->Serial input
output usb_tx // USB->Serial output
) {
sig rst // reset signal
.clk(clk) {
// The reset conditioner is used to synchronize the reset signal to the FPGA
// clock. This ensures the entire FPGA comes out of reset at the same time.
reset_conditioner reset_cond
.rst(rst) {
blinker my_blinker
}
}
always {
reset_cond.in = ~rst_n // input raw inverted reset signal
rst = reset_cond.out // conditioned reset
led = 8x{my_blinker.blink} // blink LEDs
usb_tx = usb_rx // echo the serial data
}
}
y el correspondiente archivo llamado alchitry.acf file donde se definen los puertos relevantes,
STANDARD(LVCMOS33), SIDE(TOP) {
pin clk CLOCK FREQUENCY(100MHz)
pin rst_n RESET
pin led[0] LED0
pin led[1] LED1
pin led[2] LED2
pin led[3] LED3
pin led[4] LED4
pin led[5] LED5
pin led[6] LED6
pin led[7] LED7
pin usb_rx USB_RX
pin usb_tx USB_TX
}
El Lucid HDL hace parpadear todos los LEDs en la plataforma Alchitry Au FPGA. El Alchitry IDE fue utiliazado para configurar y programar la plataforma este demo. El sigueinte video muestra el demo de la plataforma Alchitry Au FPGA,
Este demo también retransmite hacia el usuario via el USB “serial terminal” los caracteres enviados desde la computadora,
usb_tx = usb_rx // echo the serial data
esto se muestra a continuación usando el terminal,
El FPGA en el Alchitry Au tiene un convertidor A/D de 12-bit con capacidad de 1 MSPS con 9 entradas dierenciales. Ocho de las cuales, están compartidas con un I/O digital y un par es una entrada dedicada. El siguiente diagrama de bloque ilustra el ADC interno en el Xilinx Artix 7 XC7A35T-1C FPGA,
El FPGA en el Alchitry Au tiene bastante memoria interna para muchas aplicaciones, pero el FPGA en el Alchitry Au tiene un controlador de memoria interno para conectarse a una memoria externa de 256MB of DDR3 RAM. El Alchitry Au FPGA es una potente plataforma extermadamente compacta que se puede usar en muchas aplicaciones, y el Xilinx Artix 7 XC7A35T-1C FPGA que están disponibles en DigiKey.
Que tenga un buen día.
Este artículo está disponible en inglés aquí.
This article is available in spanish here.