スイッチングコンバータからの放射
ほとんどの製品は、ある種の伝導性エミッション試験と放射性エミッション試験に合格する必要があります。これらのテストは通常、EMC試験所で行われ、管理基準に定められた専用のセットアップを使用します。このような試験所は通常、使用料が非常に高く、1時間あたり数百ドルもすることがあります。致命的な欠陥のある設計に魔法の絆創膏を貼るために、EMC試験所で1日1,000ドルを費やして立ち往生するのは、誰にとってもいやなものです。また、設計サイクルの終わりになって初めて、設計が不十分であることが明らかになり、主要部品を変更しなければならないことを上司に説明するのは大変なことです。ほとんどのエンジニアは、このような失敗を認めるくらいなら、むしろ殴られた方がましだと思うでしょう。
規制要件以外にも、製品の信頼性の問題があります。特に過酷な電磁環境下で使用される製品では、電磁干渉に対する耐性が規制基準よりも高く求められることがあります。これは、筆者が2つの会社で経験したことです。
放射に関して、ほとんどのスイッチングコンバータには、前もって考慮する必要がある2つの問題領域があります。すなわち、電流が非常に速く変化する電流ループ（すなわちdi/dtが速く変化するもの）と電圧が速く変化する回路（すなわちdv/dtが速く変化するもの）* です。ここでは、この2つの問題を考えてみます。
熊はどうなっているのでしょうか？読み進めてみましょう。
例1：フライバック回路のdv/dt問題
ここでは、多くの人が知っている一般的な回路を紹介します。
図でわかるように、ドレイン回路は「ノイズの多い」高dv/dt回路です。これは実際に見てみると簡単にわかります。回路をオンにして、オシロスコープのプローブをQ1に当ててみてください。かなり離れていても、オシロスコープのプローブはスイッチングノイズを拾うでしょう。グランドリードを回路に接続する必要もありません。オシロスコープは問題の回路に全く接続されていなくても、このノイズの多い回路から生じる電界の影響を示すことができます。この問題にどのように対処すればよいのでしょうか？一般に、フライバック回路を設計する場合、この回路の面積を可能な限り小さくすることが有効です。FETのQ1をトランスのピンL1のできるだけ近くに（ほとんど接触するように）配置します。I=C*dv/dtであり、dv/dtは変えられないので、Cを減らすことが、ノイズ電流を無料で（つまり部品を増やさずに）減らすためにできる唯一のことです。そのためにスイッチング速度を遅くしたり、コンバータの効率を下げたり、放散しなければならない熱をそれ以上に発生させたりすることもありません。電気工学を学んだほとんどの人が覚えているように、回路のキャパシタンスはその面積に比例します。回路の面積を小さくすれば、外界に対するキャパシタンスも小さくなります。
これは本当に大きな問題なのでしょうか？そう、深刻な問題です。著者はこの種の設計で、ピークツーピークで30Vの高周波ノイズが負荷に流れ込み、システムの主要部分間のすべての通信を妨げているのを見たことがあります。この回路がどのように深刻な問題を引き起こすのでしょうか？下の図を見て下さい。
トランスの寄生容量であるC2とC3（特にC3）は、一次側からのdv/dtノイズを二次側に電流として伝搬させます。このノイズは、ソースへの帰還経路を見つけなければなりません。これは必ずしも問題ではありません。問題となるのは、ノイズがEMC試験中に、放射を通じて、あるいは疑似電源回路網（LISN）を通じて、外界にノイズを伝える帰還経路を選ぶ場合だけです。ここで重要な原則を説明します。
ノイズは問題ではありません。ノイズが問題になるのは、それがあるべきでない場所に行ったときだけです。
この時点で読者は、「おい、私の設計も似たようなものだが、運が良ければノイズ電流がソースに戻る安全な経路を選ぶかもしれない」と考えるかもしれません。著者の言う「幸運はない」を信じてください。EMC試験にまつわる唯一の運は不運です。これが2つ目の原則です。
事前の計画がなければ、ノイズは常にあるべきでないところに行ってしまう。
これは多くの物事の真実です。それは、大音量のロックミュージック、幼児、グリズリーベア、ツタウルシなどです。グリズリーベアについて… 灰色熊を問題視する人はほとんどいません。彼らが森の外に行かない限り、唸り、吠え、排泄し、小さな毛獣を食べても誰も気にしません。しかし、熊がゴルフ場のような行ってはいけない場所に行くと、ほとんど即座に困難が生じます。熊が唸り声をあげ、グリーン上に排泄し、変なズボンをはいた男を追いかけている最中にゴルフをしたい人はいないでしょう。
下図は「ゴルフ場の熊」の例です。ノイズの多いdv/dt回路が、変圧器の寄生キャパシタンスを通して、行くべきでない二次側に電流を流しているのです。図に示すように、これは著者が通常「BAD」と呼んでいるものです。これらの電流は負荷に流れ、意図していないケーブルや製品の金属フレームに流れる可能性があります。このようなことが起こると、これらの電流がソースへのリターン経路の一部として、製品（ひいてはLISN）のグランドリードを使用する可能性があります。この経路は（まだ）描いていませんが、グランドライン上のノイズは「VERY BAD」と呼ぶべきものです。
つまり、ノイズがどこから来るかは分かっているのだから、EMC測定器を通らないようなリターン経路を与えればいいのです。グリズリーベアとは異なり、高周波ノイズは、回路図設計段階でこのような事態を想定しておけば、安全に回避するのは非常に簡単です。前述したように、EMC試験段階では遅すぎることが多く、もしその時点で熊が出没したら、設計者が回路図やレイアウトを変更するまで、その設計は絶望的かもしれません。
いずれにせよ、「GOOD 」と記した上図では、コンデンサC4が追加されているのがわかるでしょう。C4は本物の（寄生ではない）コンデンサです。具体的には、トランスの寄生容量を通過する高周波ノイズ電流に良性のリターンパスを提供するYコンデンサ（例： P10743CT-ND）です。このパスは、LISNおよび最も一般的な意図しないアンテナを回避します。C3/L1、C4、Q1によって形成される電流ループは、できるだけ小さく保つようにしてください。多くの場合、表面実装のYコンデンサがトランスの下に収まります。ループをこれ以上小さくすることはできません。***
多くの製造委託先は、このように部品を積み重ねるという提案に悲鳴を上げ、歯ぎしりするでしょうが、製造委託先には「泣くのをやめて対処しろ」と言うだけです。多くの場合やり直しを心配します。コンデンサが故障したら、コンデンサを交換するために大きなトランスを取り外さなければなりません。それは大変なことですが、筆者は組み立て中にYコンデンサが故障したという話を聞いたことがありません。両面基板であれば、このコンデンサを裏面にも付けることもできます。しかし、筆者は両面基板が好きではありません。この点に関しては、筆者とほとんどの製造委託先は同意見です。とはいえ、多くの場合、トランスの真横にコンデンサを置くだけで十分です。次に進む前にもう1点、2次巻線のもう一方のリードを通過するノイズ電流は、おそらくD1とC1を通過し、C4も通過してソースに戻ります。
上図では、少し異なる実装を示しています。このバージョンでは、フライバックの出力にコモンモードチョークコイル（例えば553-1402-ND）が追加されています。これは、低い周波数が問題となる場合に有効です。非常に高い周波数では、ノイズ電流は最も低いインピーダンスの経路でソースに戻る可能性が高く、これは通常C2になります。負荷からフレーム（またはケーブル）に出て、グランドリードを下り、LISNを通ってシステムの前端に戻る経路は、C2を通って戻るよりもはるかに高いインピーダンスの経路になる可能性が高いです。しかし、低周波数（100kHzから数MHz）では、チョークは有用かもしれません。あるいは、設計エンジニアが医療や軍事規格のような非常に厳しいEMC規格を満たさなければならない場合、これも必要かもしれません。
例2：フライバック回路のdi/dt問題
先に、問題には一般的にdv/dt問題とdi/dt問題の2種類があると述べました。「dv/dt」問題は通常、例1で説明したように容量性カップリングを通して電流を流し込みます。「di/dt」はそれ自体が問題です。これらの高速で変化する電流や関連する高調波が環境に流出すると、問題が生じる可能性があります。さらに、「di/dt」はしばしば磁界を通してカップリングすることがあります。周知のように、電流は磁場を発生させます。一般的に、EMIやEMCに関して心配しなければならない主な電流は、非常に高速に変化するdi/dt現象です。フライバック回路には、いくつかの高速に変化する電流があります。以下に回路図を示します。
回路図に表示された4つの電流のうち、（筆者の経験上）最も頻繁に問題を起こすのは「Iout」です。この電流はほぼ直角三角形の波形をしており、ターンオン時間が非常に速くなります。急激に変化する磁界を最小限に抑えるため、このループの面積はできるだけ小さくする必要があります。表示されている電流はすべてループ面積を最小にする必要がありますが、この記事では出力電流（Iout）に焦点を当てます。
このループのサイズを小さくするために、いくつかできることがあります。D1のアノードをT1のピンに「できるだけ近く」配置します。また、D1のカソードをC1に「できるだけ近く」配置します。「できるだけ近く」とはどの程度でしょうか？それは、製造委託先にプリント基板の製造を断られない範囲で、できる限り近づけることです。下の例をご覧ください。
図中の点線は、D1とC1のパッドがある一番上の配線層の下にある、プリント基板の次の下層にある復路のパターンを示しています。往路と復路のパターンを互いに重ねることで、ループ面積はほぼゼロまで最小化されます。
「Iout」に加えて、「Igate」もときどき問題を引き起こします。一般的には、このパターンのループ面積をできるだけ小さく保ち、回路の立ち上がりと立ち下がりの時間をコントロールするのに十分なR1を確保すればいいです。
例3：降圧コンバータ
それでは、いわゆる「降圧」コンバータのトポロジーの話に移りましょう。
dv/dtの問題は下図のどこにあるのでしょうか？
その通り。インダクタ/ダイオード/FETの回路が高dv/dt回路です（下図参照）。前述したように、この回路の面積を最小にして、外部との結合を減らします。
問題のあるdi/dtループについてはどうでしょうか？以下をご覧ください。
この回路の電流ループはこれだけではありませんが、これがしばしば最も問題となります。このループは電流が非常に速く変化しますが、特にダイオードの部分が速く変化します。Q1がオフになると、ループのこの部分は非常に急速にゼロ電流から最大電流に変化します。サイクルの始めにQ1がオンになり、L1を通して電流を流し、その磁場にエネルギーが蓄えられます。この電流は、Q1、L1、コンデンサを流れます。ここではD1は関与しません。Q1がオフになっても、電流を流し続ける可能な方法があれば、L1は電流を止めません。D1は、電流を流し続けるための経路になります。例えば、Q1がオンになり、L1とQ1を流れる電流が1Aまで上昇した後、50nsでQ1がオフになるとします。すると、D1を流れる電流は50nsで0Aから1Aになります。これはかなり速いdi/dtです！この回路の配線は慎重にして下さい。
コントローラによっては、D1（もしかしたらQ1も）をIC自体に内蔵しているものもあります。例えば、MicrochipのMCP16321/2やAnalog DevicesのADP2442などです。
コントローラに部品を内蔵することは一般的にEMCの観点からは良いことです。このような部品を使うことができれば、EMCに関するトラブルを避けることができるかもしれません。ディスクリートのダイオードやFETを使用する場合よりも、ループ面積をはるかに小さく抑えることができます。ディスクリート部品の話になりますが、効率を改善するためにD1の代わりに別のFETを使用する設計もあります。これらは「同期型」降圧コンバータであり、効率を最大化するために2つのFETのスイッチングを同期させ、両方のFETが同時にオンになってVinが接地と短絡するのを防ぐ必要があります。しかし、電流ループと構成は前述と同じです。
例4：昇圧コンバータ
上図は、昇圧コンバータのトポロジー全貌です。この回路は、さまざまな用途に使用できる優れた回路ですが、他のものよりもノイズが発生しやすいものもあります。ここで力率改善回路（PFC）を例に考えてみましょう。昇圧構成では魅力的な回路ですが、もう一度例えるなら、グリズリーベアのテーマパークのようなもので、この公園の熊はいつも逃げようとしています。話を続けると、典型的なPFC回路では、入力電圧が（一定の間隔で）米国ではピーク170V以上に達することがあります。線間電圧が220V前後のヨーロッパでは、ピーク電圧はもっと高くなり、300Vを超えることもあります。そのため、Q1が100kHzでスイッチングしている場合（控えめに見積もって）、図に「fast dv/dt」と表示されている正味の電圧は、実質的に320Vのクロック信号であり、立ち上がり時間が非常に速いです。これは、ゴルフコースで熊が放し飼いにされているのではなく、アメリカのショッピングモールで麻薬でハイになった1万頭の熊が放し飼いにされているようなものです。fast dv/dtの回路面積の最小化、電流ループの最小化、Yコンデンサの配置、コモンモード・チョークの使用など、私たちのテクニックを駆使しても、ショッピングモールのフードコートで数百頭の熊が暴れていることもあるので、EMCテストでは驚かないでください。前もって注意喚起しましたので…。製品のフレームをこの回路からできるだけ離すようにしてください。近くにケーブルを通さないでください。シールドが必要かもしれません。
仮にこれがすべてうまくいったとしても、まだ大きな問題が残っています。Q1には接地されたヒートシンクが必要になる可能性が高いです。ヒートシンクを接地するということは、Q1のドレイン（システム内で最もノイズの多い回路）が接地リードに直接容量結合することを意味します。まるで災難のように聞こえますが、希望はあります。
例 5: システムレベルのノイズ電流ステアリング
さて、全体像、あるいは少なくともEMCテストのシステムレベル図と呼ぶべきものに移りましょう。この図ではL1は別に描かれていますが、通常、「ノイズの多いシステム」と同じプリント基板上にあるということを、1つのポイントとして覚えておいてください。前述したように、「LISN」は、EMC試験所（または設計者）が、新製品がどの程度のノイズを世の中に放射して、他の人の携帯電話やテレビ、ステレオシステム、ペースメーカーに干渉するかを測定するために使用する測定装置です。
この「全体像」では、描かれた矢印がシステム内でおそらくフライバック回路によって発生したノイズ電流（熊）を表してます。「Cp」と表示されたコンデンサは寄生容量を表します。ノイズ電流は、「ノイズシステム」内のソースに戻る道を探そうとしてます。ノイズ電流がLISNに入ると、多くの場合、不具合が発生します。この技術には、非常に大きなコモンモードチョークが必要です。文字通り、ノイズ電流の「息の根を止める」必要があります。これは力技です。熊狩りに8インチ榴弾砲を使うようなものです。効果はありますが、もっと簡単で安価な方法があります。
上図では、線は同じノイズ発生電流を表しており、ここでもLISNを介さないリターン経路を確保するため、いくつかの「Y」型安全コンデンサが使用されています。さらに、ループ面積は小さく保たれています。電流は短い低インピーダンス経路をたどります。このテクニックを使用すると、一般的にL1は上記の「BAD」ケースよりも低いインダクタンスですみます。これは通常、物理的に小さくなり、コストも下がることを意味します。これらのループ領域が放射を引き起こすほど大きくなるリスクはまだ少しありますが、電流をケーブルからLISNに流すよりは小さいリスクです。熊を止めるために8インチの榴弾砲を使う代わりに、ボルトアクションライフルが使えます。その方が安上がりだし、持ち運びも簡単だし、読者は他の人に装填を手伝ってもらう必要もありません。
一例として、最も厄介なノイズ電流が300kHzと測定されたとしましょう（かなり遅い熊だ）。Cyに4.7nFのYコンデンサを1つだけ使用し、L1に1mHのインダクタを使用した場合、300kHzにおけるそれらのインピーダンスはZL = 1884 Ω, ZC = 112 Ω ** となり、 明らかに、「BAD」の例のようにLISNとZLを通る経路を選択する電流はほとんどありません。ノイズ電流のほとんどは、「GOOD」の例のように、「Y」コンデンサ、ZCを通って流れます。比較的小さな100μHのチョークを使ったとしても、ZLはかなり大きく（188Ω）なります。つまり、Yコンデンサを使えば、より小さなコモンモードチョークコイルを使用できることがわかります。Yコンデンサは、行くべき道です。この効果は周波数が高くなるほど顕著になることが想定されます。そこで、もう1つの原理を説明しましょう。
高周波ノイズ電流は、低周波電流よりも迂回や減衰が容易である。
比較的速い10MHzのノイズ信号があったらどうでしょう？この時、ZL＝6280Ω、ZC＝3.4Ωとなり、 奇妙なことに、熊は速ければ速いほど扱いやすくなります。
* EMCの専門家の中には、すべてのEMC問題は電流から生じると正しく指摘する人もいます。彼らはdi/dtだけが問題だと言うでしょう。いわゆる「dv/dt」は電流の副作用に過ぎません。しかし、一般的な回路設計者から見れば、この区別は無意味なものです。一部の純粋主義者はこれを好まないかもしれませんが、この記事ではそれでもdv/dtに言及します。なぜなら、dv/dtはすべての電気技術者が容易に理解できる有用な概念であり、設計内のトラブル箇所を見つけるのに役立つことが証明されているからです。
** ZL = jωL、ZC = 1/jωC
***…トランスの内部にシールドを配置することなく、リターンを小さくすることができる。