Rowhammer ist ein DRAM-spezifisches Phänomen, das tunlichst vermieden werden sollte.
Dabei kann der wiederholte Zugriff auf eine bestimmte Speicherzeile Daten auf physikalisch benachbarten Zeilen (Rows) beschädigen kann. Jedes Mal, wenn auf eine Zeile zugegriffen wird, driftet ein kleiner Schwall von Elektronen in eine benachbarte Zelle hinüber – das kann dann auf Dauer den Zelleninhalt ändern.
Jedes DIMM (Dual In-line Memory Module) hat mehrere DRAMs (Dynamic Random Access Memory), die jeweils mehrere Bänke haben, die wiederum mehrere Subarrays von DRAM-Zellen haben. Quelle: © 2021 IEEE
Wie in einem ISCA2018-Papier und der Präsentation “Mitigating Wordline Crosstalk using Adaptive Trees of Counters” aufgezeigt und bereits in kommerziell erhältlichen 2Gb- oder 4Gb- (und neuerdings 8Gb-) DDR3L-DRAM-ICs sind Gegenmaßnahmen bereits implementiert, wie in dem früheren verwandten Artikel des Autors Bryon Moyer: “DRAM’s Persistent Threat To Chip Security” erwähnt.
Nun werden sich viele Anwender weiterhin fragen, warum nicht alle DRAM-Hersteller dieses Watchdog-Schema (und “Out-of-Time”-Row-Refreshing) implementieren, um sicherzustellen, daß ihre DRAMs keine Hardware-Hintertür für die in letzter Zeit immer ausgefeilteren Row-Hammer-Hacking-Angriffe offen lassen?
Rowhammertests sind heute in verschiedenen Speicher Built-in Self-Test (MBiST) Modulen erhältlich und das Bewußtsein dafür sollte seit Langem vorhanden sein.
Die Antwort ist einfach, daß dies mit zusätzlichen Kosten für die Chip-Herstellung verbunden ist und es daher schwierig ist, in diesem massiv preisgetriebenen Verdrängungsgeschäft mit dynamischem RAM zu überleben, das einige große DRAM-Marken wie Qimonda, Promos oder Elpida in den letzten Jahrzehnten schon nicht überlebt haben.