ジッタは次のように定義されます：
-
理想的な時間位置からのデジタル信号の重要な時点の短期的変動
-
イベントの理想的なタイミングからの変移
従って、「ジッタ」という用語はシステム内のタイミングエラーを表しています。
クロックジッタは、送信される情報の物理的な内容を実際に変更することはなく、情報が配信される時間だけを変更します。状況によっては、これが最終的なデコード出力に影響を及ぼすこともあれば、及ぼさないこともあります。
ジッタとワンダ
タイミングの変動は、ジッタとワンダと呼ばれる2つのカテゴリに分けられます。ワンダ：
- ゆっくり起こるタイミング変動
- これは周波数が0から10Hzのジッタです。 — ワンダは通常、温度変化により引き起こされます。
ジッタ：
- クロックジッタは、データ破損やACタイミング違反など、システムに多くの望ましくない影響を与える可能性があります。
- タイミングジッタは常に電気システムを劣化させてきましたが、データレートの高速化とロジックの低スイング化が進むにつれ、その特性への興味と関心が高まってきました。
- 特性評価は、ジッタの定義、識別、測定を支援するために重要です。これは、コンプライアンス基準や設計仕様を設定するために必要です。
すべての回路には多少のワンダがあり、通常はあまり気にすることはありません。一方、「ジッタ」は多くの開発者にとって眠れない夜の原因となります。
ジッタにはいくつかの種類があることを聞いたことがあるかもしれません。
周期性、サイクル間、時間間隔、確定的、ランダム、パターン依存、有界、正弦波、ガウシアンなどですが、基本的には確定的またはランダムの2つのカテゴリに分類されます。
確定的ジッタ
-
周期性ジッタと呼ばれることもあります。これは、周期的に繰り返すジッタです。これはパターンに依存し、通常、スイッチング電源ノイズや強力なRFキャリアなど、システムに結合する外部の確定的ノイズ源によって引き起こされます。また、不安定なクロック回復PLL（位相ロックループ）によって発生する場合もあります。
-
周期性ジッタは除去することが難しく、ほとんどの場合、周期性ジッタに起因するトーンを消去するためにクロック発生源を改善する必要があります。
-
周期性ジッタは常に振幅が制限されており、特定の原因があります。
- クロストーク
- EMI
- スイッチング電源ノイズ
- 同時スイッチング出力（SSO）
- デバイス機能依存性
周期性
上図の3信号を見ると、
- 最初の信号はジッタがない理想的なクロックです。
- 2番目の信号は変調を受けているクロックです。
- 3番目は変調関数を示します。
変調関数がハイのときはクロックの周期が長くなり、変調関数がローのときはクロックの周期が短くなります。11周期にわたって測定すれば、理想的なクロックとジッタのあるクロックの両方で同じ測定値が得られることがわかります。これが、ジッタの測定値を得ることが非常に難しい理由であり、それを行うためには特別な試験装置が必要になります。
ランダムジッタ
ランダムジッタとは、予測できないタイミングノイズのことです。これには識別可能なパターンがありません。時間の経過とともに増加し、非有界と言われ、長期的な信頼性に影響を与えます。- 原因は次の通りです。:
- 半導体結晶構造の熱振動（ノイズ）。
- ホワイトノイズ（準正規のドーピング密度のため完全な価電子マッピングでない）
- プロセスの異常
- フリッカノイズ（低周波アプリケーション。通常は抵抗器、ダイオード、トランジスタ、スイッチで見られます。）
クロックジッタの測定
クロックジッタで真に測定すべき項目は、時間経過に伴うクロックエッジの正確な位置です。エッジの位置を調べる最も直接的な方法は、オシロスコープを使用することです。残念ながら、標準的なオシロスコープで測定されたジッタは、トリガの不安定性によるものです。そのため、たとえ非常に優れたオシロスコープを使用しても、波形を直接測定することは、ジッタの有効な測定にはなりません。
クロックジッタを良好に測定するには、高速クロックジッタ解析ソフトウェアを搭載した高性能・広帯域のオシロスコープを使用することが不可欠です。
だからといって、オシロスコープを使ってジッタの観測ができないわけではありません。
波形において、そのピークツーピーク値は、オシロスコープを調整することで推定され、1つの完全なクロックサイクルを表示します。オシロスコープが第1エッジでトリガされると、第2エッジで周期性ジッタを見ることができます。
測定されたジッタには、発振器のジッタとオシロスコープのジッタの両方が含まれているため、測定されたジッタは回路の真のジッタよりも常に大きくなることに注意してください。
（左から右）低ジッタ / 高品質、中、高ジッタ / 低品質
一般に「アイダイアグラム」と呼ばれる各グラフは、ノイズやジッタによるエッジの配置を累積的にグラフ化したものです。理想的には、サンプリングは「目」の中心で行われます。エッジのジッタが増加すると、はっきりとした目は閉じ始めます。
ディジタル信号伝送の品質が良いほど、目の中により大きなホワイトスペースがあるはずです。
-
最終的なアイダイアグラムのホワイトスペースの幅は、単にアイ幅と呼ばれます。アイダイアグラムが十分なサンプル（何百万もの3つの期間の遷移）で構成されている場合、アイ幅は、データラインが安定している任意の期間における時間量を測る適切な尺度となります。これにより、どのくらいのセットアップ時間とホールド時間が許容されるかという良いアイデアを得ることができます。
-
最終的なアイダイアグラムのホワイトスペースの高さは、アイ高さと呼ばれます。アイダイアグラムが十分なサンプル（何百万もの3つの期間の遷移）で構成されている場合、アイ高さにより、データを正しくサンプリングするために受信機のVIHとVILをどこに設定すればいいかが分かります。
理想的な最小ジッタのスコープのスクリーンショット
ジッタが過剰の場合のスクリーンショット
ジッタを減らす方法
- 適切にフィルタリングされた電源
- クロックジッタの原因となる主な要因は、設計の電源に大きな電圧降下があることです。デバイス電源とグランドの入力ピンは、プリント基板上で適切な配線をされ、 常に安定したデバイス電圧を維持す る必要があ り ます。
- 適切に設計された基板レイアウト
- 優れたレイアウトとは、クロックラインや信号ラインにノイズの多い電流がクロスカップリングしないようにすることです。グランドバウンスやスプリアス発振を防ぐためには、十分な単一グランドプレーンが必要です。
- 設計段階での慎重なクロック選択
- デバイスの I/O、CPU の動作を制限すること。
- PLL 電源入力端子に適切なフィルタリングを提供すること。
- 周波数ノイズのないきれいな基準クロックを供給すること。
- クロックジッタがシステムの許容 AC 要件を超えるシステムでは、XFC 端子に直列 RC 回路（RXFC + CXFC）を追加して PLL のノイズ除去を行い、広帯域化を図るためPLL ロック状態から素早く回復できるようにします。