FETのターンオフを遅くせずにターンオンを遅くするにはどうすればいいですか?

設計者として、例えば なぜFETのゲートに直列に抵抗を入れるのですかの記事のように、直列ゲート抵抗を使用してFETのターンオンを遅くすることが望ましい状況に遭遇した場合、それに対応してターンオフが遅くなることが望ましくないとしたら、どのようにすればいいですか?

下記の典型的な例では、5Vゲートドライバ(U1)を使用してローサイドnチャネルFETのオン・オフを行い、何らかの負荷をスイッチングしています。

slowed-on-fast-off-gate-drive

R1はFETのターンオンを遅くするために使用されます。FETのゲート容量には、10Ωの抵抗によりピークが500mA(5V/10Ω)に制限された電流が流れており、ゲート電圧はR1とQ1の(とにかくおおよその)ゲート容量により設定される時定数に従って上昇します。FETの閾値電圧までの立ち上がり時間がターンオン時間になりますが、ターンオフはどうでしょうか?

他に接続がなければ、FETのゲート容量もR1を通して放電しなければならないため、ターンオフ時間はターンオン時間とほぼ同じになります。しかし、図に示す極性でダイオードD1を追加すると、意図的に遅くしたターンオン時間を速くすることなく、ターンオフ時間を速くすることができます。

ここで、ゲート電圧にはオフ状態で追加のダイオード分の電圧が加わりますが、その電圧がFETの閾値電圧を十分に下回っている限り、完全にオフになりこれは問題ありません。また、もし反対の動作、ターンオンを速くしてターンオフを遅くするのが望ましい場合、同じ考え方で、ダイオードの極性を逆にするだけですみます(同様に、完全なターンオンのために、ダイオード分の電圧降下を含むターンオン電圧は、FETの閾値電圧を十分上回っていなければなりません)。

このことが必要となる可能性のあるアプリケーションの1つは、ハイサイドFETとローサイドFETのブリッジドライブ回路です。ここでは(両方のFETが短時間オンの間、両方のFETを通して電源が一時的にグランドにショートされる)シュートスルーを防ぐため、1つのFETを完全にオフにしてから2番目のFETをオンにする必要があります。




オリジナル・ソース(英語)