SAR ADC 驅動電路設計要點

Barley_Li · April 6, 2023, 7:51am

一般情況下，SAR ADC 輸入結構為開關電容取樣電路。而電容的充放電需要足夠的電流來支援。同時由於電容的存在，加上開關本身的一些晶片內寄生電容，會將一些電荷反向注入電源，稱為電荷注入反沖，進而引起振盪。

圖1：開關電容取樣電路，電荷注入反沖（圖片來源：ADI）

如上圖：開關閉合的時候，取樣；開關打開的時候，轉化。每當開關閉合的時候，電容本身存在的電荷反向注入感測器，進而引起振盪。我們需要額外的穩定時間來排除這部分干擾。

為了給SAR ADC供電以及減少電荷反沖的影響。一般我們會在感測器和SAR ADC之間，添加ADC驅動電路（放大器）和開關取樣電容充電RC電路。

圖2：SAR ADC驅動電路設計（圖片來源：ADI）

RC 起到的作用是減少電荷反沖的影響以及限制寬頻雜訊，這項要求又對放大器選擇和性能構成了進一步的限制。

為了選擇合適的RC阻值和容值，我們至少要確保以下兩點：

第一，確保所選 ADC 驅動器和RC電路能切實驅動 ADC。也就是說 RC 電路的電阻阻值不能過於大。是否能夠足夠驅動 ADC，由 ADC 需要的輸入電流大小決定，也就是 ADC 輸入電阻大小決定。

第二，確保取樣電容上的電壓儘量接近輸入電壓。在轉化階段之前，確保取樣電容上的電壓儘量接近輸入電壓，且穩定到所需的解析度。

如下圖，在 SAR ADC 取樣階段，S1 關閉，輸入電壓 V_in 透過電阻 R 對取樣電容 C 充電。取樣電容上的電壓和輸入電壓之間的電壓差應小於LSB（最低有效位）的一半。

圖3：取樣電容上的電壓

下面我們來看看時間常數 τ 的計算。

取樣電容上的電壓 V_c 與時間的函數關係：

公式1：V_c（t）= V_o（t₀ ）+ [ V_in - V_c（t₀）]×（1 - e^(-t/τ) ）

如果只考慮 ADC 取樣電路結構，時間常數t取決於內部取樣電容器 C 和開關電阻 R。時間常數 t 等於 R 乘以 C。
其中，τ = R×C

公式2： LSB = FSR / 2^N

其中FSR為滿量程範圍，N為ADC的位元數。

對於不同的解析度，下表顯示了至少需要多少個時間常數才能保證誤差在1個LSB之內

比如一個8位元ADC，至少要6倍於時間常數的時間，才能保證誤差在1個LSB之內。

存在外部RC電路的情況下，需要一同考慮外部RC電路和內部ADC取樣電路結構中的RC，以及存在的其他的寄生阻抗參數，來計算時間常數τ，這裡就不展開討論。

為RC電路選擇合適的電阻和電容，可瀏覽Digi-Key相應的產品網頁。

驅動電路（放大器）的選擇，我們需要注意以下兩點：

放大器應支持充電電流，並能夠吸收電荷注入反沖。

該放大器的輸出需要在取樣邊緣的末端完全穩定，使得對ADC輸入取樣時不會增加誤差。

這意味著放大器應能提供暫態電流階躍，對應放大器應該具有高壓擺率。對這些瞬態事件提供快速建立回應，對應放大器應該具有高頻寬。

放大器選型時，可以透過壓擺率和頻寬等參數進行篩選。透過Digi-Key網站，可以方便地根據參數選擇合適的放大器。

圖4：Digi-Key網站中放大器不同的參數選項

選擇合適的SAR ADC，能大幅地減少對驅動電路的要求，簡化驅動電路設計難度。大家可以透過Digi-Key網站進行快捷地選型。

從SAR ADC驅動電路設計的角度考慮，我們需要注意以下兩點：

長取樣階段
較長的取樣階段可以降低對驅動放大器的建立要求，並且允許較低的 RC 電路截止頻率，這意味著可以使用雜訊較高且／或功率／頻寬較低的放大器。可以在 RC 電路中使用較大的 R 值和較小的對應 C 值，減少放大器穩定性問題，同時也不會大幅影響失真性能。較大的R值有助於在過壓條件下保護 ADC 輸入；同時還能降低放大器中的動態功率消耗。
高輸入阻抗 SAR ADC
高輸入阻抗的優勢在於：在慢速（<10 kHz）或直流類訊號條件下支援低輸入電流，並且可在高達100kHz的輸入頻率範圍內實現更好的失真（THD）性能。

我們以ADI AD4000舉例，AD4000支援高阻抗輸入模式，降低的輸入電流需求，能以比傳統 SAR 高得多的來源阻抗來驅動。這意味著，RC電路中的電阻值可以比傳統 SAR 設計大10倍。

圖5：AD4000高阻抗模式和普通模式對輸入電流的影響（圖片來源：ADI）

在慢速應用中（訊號頻寬<10 kHz），高阻抗輸入帶來較低的輸入電流，我們可以用較低截止頻率的RC電路，低功率和頻寬的精密放大器來驅動ADC，消除了使用專用高速ADC驅動器的必要性，進而降低功率消耗、尺寸和成本。